|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本篇只有目录的第一部分，其他部分请查看中、下篇
, d+ ~. W! \' o
2 I K( h( q8 @+ C) e8 A- ?FPGA实践（六）用AXI-Lite实现PS与PL通信（上）
% U; s- Q+ R2 }/ L: j背景：PS与PL的通信方式有AXI4，AXI-Lite，AXI-Stream。之前实现的为AXI-Stream s（side channel），并且编译环境为linux编译环境。现在改为基础的AXI-Lite的通信方式，编译环境变为SDK环境。
1 p- n% E2 P4 x' d' o
& H5 s, k! S( V9 f7 y% X目的：实现AXI-Lite的通信。: Z+ y$ n- {* E0 a/ G
" s% p$ R' l5 i
AXI-lite的实现过程中，设计流程中三点至关重要，一是编写什么样的c程序并如何用HLS综合，二是系统如何搭建，三是PS端的SDK的c程序如何编写。5 _; i x; e9 m1 r
7 ]7 d/ h" r1 X9 c目录
0 K5 _$ @& U A, z& \8 |* N! R
$ J1 i) e# ]% h/ C! v
" J3 ?4 ~( s$ }7 }% {: d4 M. b一、C程序HLS为IPcore3 A, S3 U1 |4 \5 m, A
7 u4 A9 v1 M( p- }$ r) g" y
( |* C- F C; b* W$ H 1.1 接口$ {4 x3 [! P9 z/ z0 s
$ V0 C6 V' y5 Q+ Y: u+ G. R/ d& \2 L" k$ m1 b0 o) L1 p, e" W4 S6 k( V7 ?
1.2 HLS test Bench编写/ o' f# x% d+ K+ T! z
' x8 o( h# w- Y; y. G8 s! _$ k0 T, y" L) Q$ d
二、系统搭建
$ |& P- e! ^: R7 Z
0 C& b: |1 Q0 u3 l$ L; V* b) U
$ Y/ e; c3 A9 z- d 系统生成的驱动
5 |- \# r8 m$ O* T0 D( @ V- a) w; R3 S) Z2 p
6 X- ]$ d9 \/ D" I
三、SDK单片机程序, e4 n2 x, R$ Y3 B: z- R( S
- |! R2 _ U# n! f- j" E. V$ H+ I
$ [4 O$ t2 S+ g e; ?: z, u
四、运行与测试; j& G" Q& p6 [. G6 o4 a$ @/ k
0 G4 }! ~! B* w
1 V+ H3 X0 _! _- o4 i: Y' s u; p/ ]: T
8 T# T2 `" H. A7 s8 d+ B+ e; g
$ |$ r4 j# S. F+ E. f0 H
5 H: \# A6 V2 ~" G. W% b
* A, c* v7 |3 V- ]& i一、C程序HLS为IPcore x. ~$ I4 x; P
2 y# L) a- ~7 h1 I1 Q+ Q$ M( d1.1 接口
3 J, E5 O1 n( Z0 e& X# e2 {
' `! z+ p% C& m3 Z" N1 ]$ o% e-------------------------------------------2 {1 y3 p# P- W! z- K
! ?: B3 g1 j! ~7 k" c9 L2 I
//Ipcore0 G2 m8 P* V( E' ]4 D
) f3 N" Q1 z2 y. M+ ^7 v+ p; c1 ?) L$ w5 \! @7 j
0 W- z4 H7 a5 V9 D
#include <stdio.h>
8 x, Y6 L2 L* f3 p, r- e, ^: l' y
3 G" j" \; L% g! b#include <string.h>
$ t. I D& v: F$ K$ P' E
7 V Z4 Q1 J. Z7 g, \* y: I+ x/ i#include <stdlib.h>
0 ^- n" N6 @' P: Q/ J2 Y$ f
: q1 f, x; B$ `7 U( L( n$ e! l# t2 _) T5 D& N' D6 U
; q$ ~$ Q) Q7 W2 |1 p/ q
- [: p7 C) e! |# w- F. p ^) [4 j8 O& E
|
|
/1 
发表于 2019-5-20 10:59
收藏
淘帖
支持！
反对！