|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本篇只有目录的第二部分，其他部分请查看上、下篇+ A% s) e) L' @) A& ^
* h$ }' \1 S4 e! fFPGA实践（六）用AXI-Lite实现PS与PL通信（中）
2 Y: E4 _3 k7 t5 M2 c# o A背景：PS与PL的通信方式有AXI4，AXI-Lite，AXI-Stream。之前实现的为AXI-Stream s（side channel），并且编译环境为linux编译环境。现在改为基础的AXI-Lite的通信方式，编译环境变为SDK环境。$ ~+ |. ~) N: m; }: E! P
2 T% a9 A" z" [ \目的：实现AXI-Lite的通信。9 e7 I6 v! S3 ]2 Y3 y( J
7 p' O0 J. X# S& hAXI-lite的实现过程中，设计流程中三点至关重要，一是编写什么样的c程序并如何用HLS综合，二是系统如何搭建，三是PS端的SDK的c程序如何编写。
- W4 {0 t$ {4 J* ~, w3 U1 A8 S% X9 a- {
目录5 G r2 \8 r0 a
! t3 k# ]+ ^+ i* M6 u3 q
+ N7 S! k. S/ ?一、C程序HLS为IPcore0 o/ ]$ N( ] u4 A* J) [1 h
: F" |+ j# N* C/ r+ f: E: ^
, r/ I/ E6 \2 h; t# _
1.1 接口
& R# Y- p/ a* k$ ]- I t" |
! \7 i* E2 Q! s" {6 `
M% x8 J1 ^. M9 S0 c8 D 1.2 HLS test Bench编写
' Z/ @5 O4 p% u5 q+ S
' I: B0 @" ]/ Z3 w8 _$ a) z# H
l7 M2 k. u* m二、系统搭建
3 e1 K3 [$ ^* h4 y1 |1 a1 c. U, ]' C5 L# d. a7 N: a
% |" [4 O9 j- B& D& j) G Q 系统生成的驱动7 i% |( P- Z9 s1 G+ v+ G
. b! m& R) ^7 @% X
3 Y7 O8 K# E, ]" @; B
三、SDK单片机程序
& o$ O9 Z9 A+ b- y4 L3 p1 E4 h/ r B! P# s8 w
! L; G4 c, u- q0 b; P+ F' c
四、运行与测试
- ^) f1 N0 p# u& J6 I0 D- u* f9 X' a) i' Q0 |
% P/ F3 h8 _4 S; A* g6 H
' S. y/ d9 W/ u1 H& M二、系统搭建& g9 h/ A- R0 n, T1 L8 ^. N) x
( b! _. Q# P& v9 H0 r
只需要用PS的master GP端就可以，运用interConnect相连，系统会自动生成相应的连接。" k' l/ ]' V6 H' k/ q
0 I) b+ m+ P7 E, T' M
6 h# l% Z% o: Y( z) w# U' Y' Y$ e: j
: ~, {& [' J p0 O
n; W9 F+ q- Z
4 k+ `( J- G$ Y; f
+ T% ]7 F0 q% z& b
& q! x3 E7 P" V- I' G' f- P" d" n3 z$ j( b* L
* w7 ^! `& j8 q* J6 @ i& n* m' e% T( M& L ?
! i1 Q. P( h9 {( G1 r+ w% q. Q
. _: \6 h& w5 z2 f6 i. R/ z% y: U
# `/ Z) u7 N4 [0 O! }
! M T% k+ D, {) } |
|
/1 
发表于 2019-5-20 10:57
收藏
淘帖
支持！
反对！