EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
关于Pin Capacitance（元件的引脚电容）
% ?! s+ A6 T3 x2 I, F5 d, s2 ~6 W) C+ ]* }& L, q) ]6 Z
为了便于分析，首先给出如图所示的引脚电容模型分析图，引脚1和引脚2之间存在耦合电容Ccouple。
+ @ t* g8 g- G3 _3 ^; \/ q 图 引脚电容模型分析图
3 B3 d. R& j2 A8 M' j 信号在引脚1和引脚2上引入的百分比串扰可用如下公式计算得出：
^; M# w0 b0 \+ N
' `" r8 E; X& x i' t9 v/ } 式中，Ccouple为引脚1和引脚2之间的杂散电容；凡为传输线和终端并联电阻；处的信号上升时间（10％～90％）。
& F9 U, M! C' L! W1 X: o$ X! Q: x z 图中Ccouple为4pF，R2为25Ω，纬为6ns，计算可得串扰百分比为1.％。当信号上升时间变得越短，则电容串扰问题就越严重。它对高阻抗输入连接产生不利的影响。) u9 N- ?" I u7 Z& q! G
元件的不同封装直接影响引脚之间的电容值。
0 i9 z& g: p2 J/ h- O9 A+ y+ q* ?) w v
| 
/1 
发表于 2019-5-20 10:22
收藏
淘帖
支持！
反对！