|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
使用altium Designer布等长线、蛇形线
) F9 m7 E* L, |: R) c6 v
' f" {9 x: ]. [# Z& T C( HPCB布线中为了满足差分的需求需要布等长线，为了满足高速时序的需求需要布蛇形线，下面以布SDRAM的地址线为例来说一下布蛇形线的过程，等长线同理。
. @# s* F2 M7 P' i, D* P) Y( K
8 D/ u: y) f+ V2 J8 k" Z/ P1、首先要为所有要画等长线的网络，放置上类6 Q7 m" G' Z) x4 t) [: m8 ~
* n2 d; v, E. o# R- s+ s u2 {- u) R8 g% W$ x7 S5 Q9 ^, i; R6 [2 N
* n0 f. e$ y3 v
! \0 c2 g8 R7 W$ c6 t' {6 p
' u2 J9 |/ n1 Y& Z' @9 S7 E
1 b9 K9 S1 ?7 y" x2 ?4 D$ r7 W }, i% s, ]8 d
! O. c; J' }- N4 F" C
|
|
/1 
发表于 2019-5-17 10:01
收藏
淘帖
支持！
反对！
，布线长度差是按照信号速度来定的，有公式可以大致计算，可以讲讲这个大致公式吗？谢谢