找回密码
 注册
关于网站域名变更的通知
查看: 623|回复: 1
打印 上一主题 下一主题

Quartus II 中管脚上拉电阻(弱上拉)的设置方法

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-17 07:00 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
Quartus II 中管脚上拉电阻(弱上拉)的设置方法
! p  O* K  v3 ^, T0 |
在使用 Altera FPGA 时候,根据系统设计需要在管脚的内部加上上拉电阻。Quartus II 软件中在 Assignment Pin Planner中可以设置。具体过程如下:
1.  在菜单 Assignments 中选择 Pin Planner
" a* |& k4 m. ?8 X8 s& R: r2 {  @
( ~/ {$ v8 d/ |6 o; U  _0 \
2.  在弹出的Pin Planner界面的All Pins区域里点击鼠标右键,找到 Customize Columns。

5 E/ s% Z' V" I% a% i, l; c' U4 k1 j6 i
3. 在弹出的Customize Columns对话框的左列表框选择Weak Pull-Up Resistor,再点击,把Weak Pull-Up Resistor添加到右列表框,这样在Pin Planner的All Pins区域里就有一列Weak Pull-Up Resistor的设置项。

" t' h) u) F3 D) A9 ]1 n/ O$ H; V7 G2 U, d7 k/ Z
4. 再把需要上拉电阻的Pin在其对应的Weak Pull-Up Resistor列的位置双极鼠标左键,就会弹出一个Off/On的选项,选上On就可以了。

% ?7 g1 W; k2 i! {6 r) f; }
5 T2 A# X! a: N; I
5.  重新综合布局布线生成新的下载文件即可生效。此上拉电阻式弱上拉,Altera 没有下拉电阻选项。
' Y9 l# V* P5 I+ k( P9 U# P

该用户从未签到

2#
发表于 2019-5-17 17:18 | 只看该作者
非常详细的教程 谢谢楼主分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-3 05:44 , Processed in 0.109375 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表