找回密码
 注册
关于网站域名变更的通知
查看: 1800|回复: 11
打印 上一主题 下一主题

[Cadence Sigrity] SystemSI仿真DDR中关于TERMS部分的port设置及其他问题汇总;

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-16 10:54 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近在搞DDR仿真部分,遇到一些问题,如下汇总,望大神不吝赐教:(目前用SystermSI)
7 r' T0 L0 @2 U- d1. ADDRESS部分菊花链中终端匹配PORT设置方式;此终端位置在SYSTEMSI中会有对应的TERMS匹配。但在powersi提取S参数时将上拉电阻统一设置为一个TERMS器件后如何编辑其模型;(目前主要问题点)3 [7 P/ D2 k+ m' W- d3 Y) p
2.在看时序方面的问题时,有较多疑问;如下:A:对于芯片的内部PIN Delay长度是集成在IBIS模型封装参数RLC中,还是通过其他方式添加到模型中;
+ ?7 O* x* S  N7 A4 N5 S                                                                  B:看很多CPU部分都不给定读参数时的建立保持时间以及在写状态时的发送端时序参数;在这种情况下用SystemSI中给定的Default参数会不会有较大问题?如果不妥请给出个处理方式;( e1 G" z; ~0 N2 N( |
3.看Speed2000中也有对应的DDR仿真,它与SystemSI中的仿真有何不同;* }& z) c: J6 _
6 r4 D. G9 J& j
: Z( H% x: V4 p8 F! ?8 ^- n/ G6 ^
如上问题:
6 m8 ]* e( J. r

该用户从未签到

4#
发表于 2019-5-18 19:26 | 只看该作者
回答你第三个问题:systemSI跑ddr时,其实是调用的speed2000的求解器。

该用户从未签到

5#
发表于 2019-5-20 08:49 | 只看该作者

- ?# _$ p5 B: q) x  E' y3 a
( i, [$ c% @9 D, `/ f1. ADDRESS部分菊花链中终端匹配PORT设置方式;此终端位置在SYSTEMSI中会有对应的TERMS匹配。但在powersi提取S参数时将上拉电阻统一设置为一个TERMS器件后如何编辑其模型;(目前主要问题点)
' N7 t& |7 Q+ Q" pr1 1 8 47" k8 j" f; d) a" [
r2 2 7 473 Q1 A. Z4 c  y- N
....& R* W& r& i+ |8 B1 [' ?8 d6 F
2.在看时序方面的问题时,有较多疑问;如下:A:对于芯片的内部PIN Delay长度是集成在IBIS模型封装参数RLC中,还是通过其他方式添加到模型中;
$ H) G$ s/ A) j1 p9 y5 c3 D2 mibsis中的是pkg的 与pin delay是2码事5 U( f% |" }4 g, G# \- e- n
                                                                  B:看很多CPU部分都不给定读参数时的建立保持时间以及在写状态时的发送端时序参数;在这种情况下用SystemSI中给定的Default参数会不会有较大问题?如果不妥请给出个处理方式;- Y( i2 I; m$ Y3 ?
( _% B8 x+ B) L' t2 z( W% P7 j可以在结果中说明,如后期找到数,对结果进行简单加减则可- s4 C9 ]3 c+ k) Z; V
3.看Speed2000中也有对应的DDR仿真,它与SystemSI中的仿真有何不同;
9 |; y/ @& @; w( O“ystemSI 提供PowerSI和SPEED2000Generator 两种模型提取引擎。其中使用PowerSI可以提取包含信号耦合,考虑非理想电源地的S参数模型;而使用SPEED2000 Generator可以提取理想电源地情况下的非耦合信号的SPICE模型。前者模型提取时间长,但模型细节完整,适合最终的仿真验证;后者模型提取快,SPICE模型仿真收敛性好,比较适合设计前期的快速仿真迭代。版本的演显示屏及优化,现在都差不多了, G8 E/ ^2 a6 E3 I

/ R/ A# }9 U7 u3 d. Q* M我后面会规划一个完整的包括timing在内的这个公开课

点评

多谢版主回复; 第一个问题已解决; 第二个问题中A 如果PKG中的RLC不能代替封装长度,那内部封装长度该如何加入SystemSi的模型中?几十PS 影响; 第三个问题想扩展下,我用power si提取S参数后,加入到SystemSI  详情 回复 发表于 2019-5-21 19:23

该用户从未签到

6#
 楼主| 发表于 2019-5-21 19:23 | 只看该作者
amao 发表于 2019-5-20 08:49. E+ w9 S; {" T, x: K
1. ADDRESS部分菊花链中终端匹配PORT设置方式;此终端位置在SYSTEMSI中会有对应的TERMS匹配。但在power ...

0 r, P! ^$ p7 T3 _; c! q: }, a多谢版主回复;5 q; E) o) b! I2 D. y; D
第一个问题已解决;
/ C3 O* j  e' h0 W第二个问题中A 如果PKG中的RLC不能代替封装长度,那内部封装长度该如何加入SystemSi的模型中?几十PS 影响;& w' S" X8 {9 X# ^9 l, H
第三个问题想扩展下,我用power si提取S参数后,加入到SystemSI中仿真结果收敛性比较差;目前我都是先用Broadband Spice把S参数转换为Spice模型(收敛性好很多,仿真结果也会快很多),此时得到的模型还是非理想电源耦合信号的模型吗?与本身的S参数差别大吗?
/ `$ a, I, i9 s2 S# A# X5 v; w( }9 H4 \" U: r
期待您的公开课,请到时@我下,不胜感激;
- R3 d: V8 @& Y( g; j) k' e; h6 I: u" F; Z* B( c; @( a5 F

该用户从未签到

9#
发表于 2019-7-29 17:03 | 只看该作者
楼主,能不能讲讲怎么把POWERSI种把上来电阻编辑为一个TERMS提取S参数,一直不知道这个步骤怎么做,万分感谢。

该用户从未签到

11#
发表于 2020-5-27 16:33 | 只看该作者
楼主关于地址信号参考CLK信号的电阻/电容是怎么与PCB的S参数头文件相连的?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-31 18:42 , Processed in 0.156250 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表