找回密码
 注册
关于网站域名变更的通知
查看: 509|回复: 3
打印 上一主题 下一主题

ZynqNet解析 FPGA端程序解析

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-16 09:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
ZynqNet解析   FPGA端程序解析
背景:ZynqNet能在xilinxFPGA上实现deep compression的网络,FPGA端程序运用传入每层数据运算后存在DRAM上。
目的:读懂ZynqNetFPGA端的代码。
目录
程序包括:
1. 读取每层信息
1.1 给所有block设置layer信息
1.2 加载权重预加载图像
2. 运算
2.1 image piexl to ICache
2.2 stride=2
2.3  for channel in
2.3.1 processInputChannel
2.3.2 setPixelWriteBack
2.4 for channels out
2.4.1 post process
2.4.2 gloabl_pool
FPGA端代码经过HLS高层次综合为硬件语言实现在FPGA上。为fpga_top.cppfpga_top.hpp

) a0 H) P. ]% x2 o5 |- w4 M
游客,如果您要查看本帖隐藏内容请回复

; A, G$ `6 Q3 \) b/ S; \1 ]

该用户从未签到

3#
发表于 2020-11-16 15:55 | 只看该作者
学习学习,下载学习
3 p/ m, M6 ?3 T, W$ z- F4 t' _
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-12 05:48 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表