找回密码
 注册
关于网站域名变更的通知
查看: 556|回复: 6
打印 上一主题 下一主题

卷积函数的FPGA实现-------卷积单元的相乘累加实现

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-15 17:20 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
背景:已经实现了卷积操作的权重与数据从DRAM到BRAM上软件的仿真。现在需要实现处理单元的实现。4 T) f4 S- l0 n" o; n
5 [: B# G0 f( z
目的:编写卷积IPcore的处理单元。) [/ R! ?' u" {0 g: S# T
7 G# u4 l7 {9 f6 X0 \+ i# `- k0 D
目录
3 r3 D7 @0 Q6 J7 q
& O# m: M  V1 V+ |/ G
7 z- H8 x0 ?' ^( q7 M. q+ Z. ?
一、循环嵌套及子函数的顺序) t( i5 z: I/ q. R9 c2 @  X! g

/ y6 N9 V1 Y# j- g

! L- e, W( w% C8 h8 [二、processAll_channelOut
# \- _. D$ x* S, o) M
- P( [; w5 m  a2.1 函数功能% {' R5 V6 b* j8 }8 \
) `5 R1 l& m! _5 P' ~- B( i3 w

8 {2 ~' G" V% w! j9 F) Z  N1 X2.2 主程序之中的嵌套
! ~; K7 O& H2 w+ {' [* {" [
2 h$ P& O2 t* f/ B' I& J0 ^三、processInputChannel
" Y7 I2 A+ Q& _: ^# C% m* c* y
: v: z5 p3 {9 u# `5 G2 q3.1 函数的实现; c7 M; a. L2 D' u0 M

7 b- P0 L. d6 t3 O
7 X- t- u8 r% l1 V
3.2 程序之中嵌套的位置
& j$ m) Z. Q* X9 n
, f4 }; ^# j" _, c; u+ _# h
7 u% x' F) \% [4 N: T7 S9 [$ z3 r4 ], ^  q* v% \% i
一、循环嵌套及子函数的顺序
& |3 T9 P/ n9 z+ m4 v
" o1 M1 m  x7 F$ H8 F" C
游客,如果您要查看本帖隐藏内容请回复

. p0 L3 g4 O9 `6 f
" k$ s- r5 C: Z' M8 X4 c
0 i- P  D9 ^1 K0 ?

该用户从未签到

2#
发表于 2019-5-15 17:55 | 只看该作者
回复看看是什么东东

该用户从未签到

5#
发表于 2021-4-14 23:27 | 只看该作者

该用户从未签到

6#
发表于 2021-4-15 16:02 | 只看该作者
谢谢分享,学习了!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-13 05:27 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表