FPGA设计体会

House

FPGA设计体会

1 U7 y" P; f  W+ y
" z, j0 d7 Q1 r5 J5 ?3 N* \在设计开始，设计者必须理解所有相关的标准、规范和算法。但是有许多方法来应用这些规范和算法。最好的结构是快速和最小芯片尺寸的结合。不幸的是，快速的需求常常和最小芯片尺寸的需求是对立的。因此，在HDL编码工作前规划一个最优的结构也是一个重要的问题。
+ h! x( z3 I2 f& h" V例如：1：除法器
除数被固定。最快的方法是查表，但是这个方法需要大的内存。我们可以可以从被除数中不断的减去除数直到新的被除数比除数小。它会花更多的时间但用最少的硬件。还有许多的方法来构建除法器，每种方法都有他自己的优点和缺点。
2：图像处理的动态评估器
- L) k9 @$ v, ^, w6 T, v' U+ f从前一个图片中发现最相似的8×8模块，在整个电影剪辑中。最基本的有全搜索和三步搜索的方法。许多的论文已经讨论过优化硬件复杂度和速度的结构，这里我不再祥解释。
4 Z# F  A9 O7 n3 e/ x% Z一个好的设计者应该要被实际经验培训和不断的。我们要在每个设计工作中非常小心和耐心。因为一个NRE将会消耗大量的金钱和数周的时间，如果他不小心犯错，设计者将会对金钱和计划失败负责。经验和小心也许是来完成一个成功的设计项目最好的方法。
以下条款是一些对一个稳步的和成功的设计的建议：（可能有些朋友也指出了其中的部分，我这里只作简要说明，可能稍有不同）
命名风格：
& u; i1 {2 X5 n8 {, i& d1不要用关键字做信号名；
2不要在中用VERILOG关键字做信号名；
- v+ X9 `3 J, x( V7 F. A3命名信号用含义；
) Z/ b) C. d$ n' L4 \4命名I/O口用尽量短的名字；
) P0 e6 @9 K4 Y" F' O1 u, }# \1 H7 w5不要把信号用高和低的情况混合命名；
7 y, ?1 w4 M: v, S: \6信号的第一个字母必须是A-Z是一个规则；
7使模块名、实例名和文件名相同；
编码风格：记住，一个好的代码是其他人可以很容易阅读和理解的。
1尽可能多的增加说明语句；
( }. B: O  D  M+ s% U( }1 \# e2在一个设计中固定编码格式和统一所有的模块，根从项目领导者定义的格式；
6 P9 v# e! ~2 A& E! l5 B$ T: _3把全部设计分成适合数量的不同的模块或实体；
4在一个always/process中的所有信号必须相关；
' w0 W# U) M' z+ G5不要用关键字或一些经常被用来安全综合的语法；
6不要用复杂逻辑；
& k& R* g4 V" s3 K- y7 U! T( p7在一个if语句中的所有条件必须相关；
设计风格
) r; R9 c' d. ^7 H* s& g' n4 W6 j1强烈建议用同步设计；
! L- ~6 O6 J6 k+ M  [2在设计时总是记住时序问题；
' _& d- L4 M0 j1 L6 J% ^  A3在一个设计开始就要考虑到地电平或高电平复位、同步或异步复位、上升沿或下降沿触发等问题，在所有模块中都要遵守它；
4在不同的情况下用if和case；
5在锁存一个信号或总线时要小心；
- f. ]4 K7 @- R% h6确信所有寄存器的输出信号能够被复位/置位；
7永远不要再写入之前读取任何内部存储器（如SRAM）
7 U+ N/ V4 g9 F8从一个时钟到另一个不同的时钟传输数据时用数据缓冲，他工作像一个双时钟FIFO；
: R! O: a5 v& u9在VHDL中二维数组可以使用，它是非常有用的。在VERILOG中他仅仅可以使用在测试模块中，不能被综合；
10遵守register-in register-out规则；
5 @) R8 Z+ A1 ?% E& M  ^5 y11像synopsys的DC的综合工具是非常稳定的，任何bugs都不会从综合工具中产生；
' F3 r" f. j2 _1 Z0 l8 g  z* |6 N( F# `12确保FPGA版本与ASIC的版本尽可能的相似，特别是SRAM类型，若版本一致是最理想的；
13在嵌入式存储器中使用BIST；
14虚单元和一些修正电路是必需的；
0 ~" \: e2 M) b" y+ Q6 P3 S15一些简单的测试电路也是需要的，经常在一个芯片中有许多测试模块；
16除非低功耗不要用门控时钟；
: {- J' c% U7 p2 o' N17不要依靠脚本来保证设计。但是在脚本中的一些好的约束能够起到更好的性能（例如前向加法器）；
18如果时间充裕，通过时钟做一个多锁存器来取代用MUX；
* Y) m: @) f9 o2 T4 R; c* q( I19不要用内部tri-state, ASIC需要总线保持器来处理内部tri-state；
20在top level中作pad insertion；
21选择pad时要小心（如上拉能力，施密特触发器，5伏耐压等）；
22小心由时钟偏差引起的问题；
23不要试着产生半周期信号；
* a6 r+ m7 _& s- m% k24如果有很多函数要修正，请一个一个地作，修正一个函数检查一个函数；
; w4 G8 ^  c, q! W2 e! R/ d4 z& m/ G25在一个计算等式中排列每个信号的位数是一个好习惯，即使综合工具能做；
0 {. \% r! o' F26不要使用HDL提供的除法器；
27削减不必要的时钟。它会在设计和布局中引起很多麻烦，大多数FPGA有1－4个专门的时钟通道；
/ {% {2 l0 y8 }  e) o以上是大家在设计中最好遵守的要点，它可以使你的设计更好。
- C6 s% o: B- u6 [( m

wu6886

good
. k3 `, B) H5 {# C/ d

cxhhqz

看看