找回密码
 注册
关于网站域名变更的通知
查看: 366|回复: 1
打印 上一主题 下一主题

FPGA开发流程概述

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-8 14:59 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
Lesson 3 FPGA开发流程概述
) d/ n% h: I  {7 r' t5 [7 ^, H8 m     开始学习FPGA,想尽快上手FPGA开发,那么先来了解一下FPGA的开发流程。% E7 `" ?& [& `& O( x
      . p5 t" t* M  U+ A" [2 A+ u7 `
     1、需求分析到模块划分7 j3 V: ^$ Y6 T) e! m0 q6 R
     需求说明文档;器件选择(逻辑资源、功耗、IO数量、封装等等);配置电路考虑;开发工具选择;电路板的可拓展性考虑;在线调试和板级调试考虑;分模块设计。            2、设计输入到综合优化" E/ V+ c3 n- f, I- m# s& g
     设计输入:原理图、Verilog、VHDL6 C  R- r& E$ M! V3 q
     综合:指的是将较高层次的电路描述转化成较为低层的电路描述。就是将设计代码转成底层的与门、非门、RAM、触发器等基本逻辑单元相互连接而成的网表,综合工具使用Synplicity的Synplify,也可使用器件厂商提供的开发工具进行实现(实现指的是:翻译、映射、布局布线)。
/ V' \; A2 Y* s, K* P. m     代码设计完成后,最好先使用开发工具进行语法检测,之后进行功能仿真,此处仿真不涉及时序上的延时。仿真工具首推ModelTech公司的ModelSim,也可以用ISE的Quartus 2进行简单仿真。     
0 _# r/ i: K' d; r, ~$ a- x' o' |     3、实现到时序收敛     实现:0 c) t7 Z/ m: O; f" A
     翻译---将综合后的结果转化成所选器件的底层模块和硬件原语;
1 w6 V, Z1 W, s; D* t" w# w     映射---将翻译的结果映射到具体器件上;
, ~: H2 j6 L% e  p- m. a2 D% K     布局布线---根据用户的设计约束,进行布局布线,完成FPGA内部逻辑的连接;
2 @0 u3 i) [4 P. r( b1 y) O( }     时序收敛:(设计关键,必须满足时序收敛)
# Z1 U2 K& L4 ]. f: a* N     工具的最红布局布线满足设计者输入的时序约束要求。
- V' Q4 v, G8 i' {8 o     4、仿真到板级调试
( W. o. S* v2 h) \( _- n6 L4 W $ c# I, m/ E: [5 q' E, N! D. F
     仿真和板级调试用于主要的验证。FPGA的板级调试一个很大的问题在于同步观察接口信号数量受限,很难观测内部信号节点的状态,假若纯板级调试,就消耗太大的人力物力了。
3 S* f+ g% d- x- M9 [" x     FPGA仿真很重要,但是和其他软件开发中的仿真概念不大一样。时序电路,逻辑的每一步变化都是由时终沿来触发的,调试时控制时钟频率显然不能达到单步的效果。% V2 g. E9 O0 P) X6 Y
     开发团队一般不会严格地执行所有的三次仿真,一般做行为仿真和时序仿真,当我们熟练的可以编写可综合的代码,我们只需要进行功能仿真,时序仿真也一般不做,我们会花时间去做深入细致的时序约束,通过时序报告分析解决时序问题。
# X8 \# S* q+ t$ D+ U) v  O     关于FPGA的调试有很多种方法,借助示波器和逻辑分析仪的调试方法最常用。如ISE的Chipscope、Quartus 2、SignalTap 2。练习的时候可以使用Quartus 2 。  {2 j! ?, y7 n) F# ^; r  a
      关于Quaryus 2的开发流程,在该软件的help---PDF_Tutorials---Verilog HDL users:' E! Q2 Y! b6 `' W; ~

" j% V& y, h: @+ E( |5 k+ j% W     Quartus 2的工程建立、使用、编译,在此就不一一赘述,但是要明白Task窗口的编译步骤:+ q4 U6 w- G  l4 N: G' G
     Compile Design ---- 使用说明
: T3 Q; a2 V+ e/ h( t     Analysis & Synthesis ---- 分析综合
( k6 Z; r( ^6 u" E     Fitter(Place & Route) ---- 适配(布局布线)
9 J" U8 m0 a( A8 w! b. l1 Q" d     Assembler(Generate programming files)---- 产生相应的编程下载配置的文件,一般是 bit数据流,sof/pof格式
  ?) i7 J  B% y, A% I     TimeQuest Timing Analysis ---- 时序分析
5 ?6 g/ B4 x) U, Y% K: a3 W8 A. S     EDA Netlist Writer ---- 给 Quartus 2 支持的第三方提供网表
' C" K  x" e- @+ @9 F+ |) W     Program Derice (Open Programmer) ---- 配置
; N# L# i9 r; F0 n* y6 q+ F' H9 n) B
# z) J) ]. ~$ @

该用户从未签到

2#
发表于 2019-5-8 17:51 | 只看该作者
很棒的资料 值得学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-2 08:33 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表