找回密码
 注册
关于网站域名变更的通知
查看: 347|回复: 1
打印 上一主题 下一主题

转——【菜鸟FPGA VHDL学习帖】第11帖 数码管基础

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-7 07:00 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
【菜鸟FPGA VHDL学习帖】第11 数码管基础
一.我们来了解下数码管
本开发板是用的共阴极数码管。, ]$ _7 Q0 [- S* B

) C" a' L4 `+ ?  y8 E
这个是单个数码管的示意图,而开发板用的是四位数码管,看图5 m- z# }+ C* i0 x
0 G2 L  D+ D' U  W' h
EN为低电平有效,而ABCDEFGDP为高电平有效
我们这一节主要是让一位显示0
DP  G  F  E  D  C  B  A
0   0   1  1  1   1  1  1
二:讲解
程式这里就不做介绍了,只是简单的显示,其他都不涉及。
看看这里的管脚分配
2 @5 A# [: C0 [' r7 T# A
( w! S; h& l" E
ARCHITECTURE arch OF buzzer IS
begin
EN <=   '0';
Display <=   "11111100";
END arch;
看看显示结果:
2 `( `! u3 _( X1 Y3 M! `
游客,如果您要查看本帖隐藏内容请回复
) b6 n. [) o; i
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-1 23:36 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表