EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
【菜鸟 FPGA VHDL学习帖】第 11帖 数码管基础 一.我们来了解下数码管 本开发板是用的共阴极数码管。, ]$ _7 Q0 [- S* B
) C" a' L4 `+ ? y8 E 这个是单个数码管的示意图,而开发板用的是四位数码管,看图5 m- z# }+ C* i0 x
0 G2 L D+ D' U W' h
EN为低电平有效,而ABCDEFGDP为高电平有效 我们这一节主要是让一位显示0, DP G F E D C B A 0 0 1 1 1 1 1 1 二:讲解 程式这里就不做介绍了,只是简单的显示,其他都不涉及。 看看这里的管脚分配
2 @5 A# [: C0 [' r7 T# A
( w! S; h& l" E
ARCHITECTURE arch OF buzzer IS begin EN <= '0'; Display <= "11111100"; END arch; 看看显示结果:
2 `( `! u3 _( X1 Y3 M! ` ) b6 n. [) o; i
|