|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
在学习FPGA的过程中,注意是在学习过程中,联系FPGA的使用技巧,强烈建议尝试设计一个SDRAM控制器,不要使用IP核。& Z4 s, l' X- n# [: C
( f" f I& I' X5 A4 H学习SDRAM控制器设计,能让你掌握很多知识。
2 o1 O; s, e" Q# M4 J% r2 G e5 _+ T8 Q# R9 |4 {
( K( P3 E+ s/ g( k2 b0 u* ]
更好的使用状态机去精准控制时序。) ^, h/ I, J4 _ m4 j0 ?# ?7 w
& W" c$ U! J' B( a: M, S& V学会高速设计中必要的技能,也就是时序约束方法,timing report的阅读方法,查找时序问题的基本技巧,复位方案和时钟方案的合理设计,如何优化代码提升系统最高工作时钟,以及testbench的写法。2 Y! D$ w! ]/ s0 ?6 x0 B; ^7 D
" C( \: N/ t! }6 e
# O' O$ k J6 K- K' `2 ^
写sdram控制器还是能锻炼不少典型技能的,值得去花时间思考尝试,性价比是可取的。% s9 M/ s1 [- u) L
/ m9 |2 I2 v( b设计流程:
6 p& ?% D; p" V: @9 f1 S' c0 |: q/ h
看文档。
0 M! n0 j( x* H) U/ K( F
1 T/ X$ k6 t. o实现sdram控制器的逻辑。很多公开的教程都有指导怎样实现基本功能的,方式不一,可以参考;之后再自行思考如何改进性能。" I4 `5 _2 I- {% x, Y
/ R' X0 B4 E: X8 ]' F- z9 t写测试模块,配合仿真模型,验证所写逻辑是否正确,写进去能读出如预期,此阶段不追求速度。
0 d) ]9 X2 ?. i1 ~0 \- o. h" B; H6 C; O( J8 m$ G$ s U6 N. b
频率觉得不够,加流水,切组合链,并行化等等,改进逻辑提高速度。% B0 ]' F+ V7 W% R2 u; Q, T' j
~' m0 c* P ~! @) N1 p. @
研究时序约束,并做进一步优化,让它能在板子上跑起来。6 w# j6 f8 _( a9 O. F; q
4 B! a+ m5 E, i' W( l" A
sdram控制器这时应该能用了。
8 n0 Q" `" v! ~' e5 ~( @% h5 K
" l) n% `% t) N% l: {8 ~2 [" i
4 I- ]9 n$ A% J) N$ P& C# n) l4 |* k版权所有权归卿萃科技 杭州FPGA事业部,转载请注明出处1 _& }' f8 [" t1 U8 O/ O) T
+ f) x9 M) e: Y6 q) a$ g作者:杭州卿萃科技ALIFPGA e- V |) i% [) V. r5 T9 m/ k4 J; m4 c" x
4 S" m( c$ O$ D7 ?* Y( a# s% P原文地址:杭州卿萃科技FPGA极客空间! d+ G3 p" @* t- j& e0 q9 n |9 A
7 _1 D% U; L$ D& r/ X+ x ^( x) f g. B% x0 l b; n) t
|
|