EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
【菜鸟 FPGA VHDL学习帖】第 12帖 芯片学习 也学习了一阵子的VHDL程序，却从来没有对芯片有过一丝丝了解，只讲究了学习QUARTUSII软件的使用和VHDL的编程知识。 所以现在开始了解下FPGA的芯片。 (1) 我们来了解下芯片的命名6 o# g7 ?6 }5 N% R
: P3 t& F q1 w. F" _' J 而我们使用的开发板上面的芯片为EP4CE6E22C8N Device Density:器件密度 (2) 器件的资源 拿到一个器件，我们肯定需要对它有个很基本的认识，它有什么资源，它能实现什么功能，虽然不是很细节，但是还是需要有个认识。# T! t' i: Q8 X- L; d8 R
4 B7 U0 z, z; L$ \8 b
' S$ W( n/ z. s* ?. h3 V
f8 @5 n8 H! Z4 Q$ c8 O6 E1 G# `+ L
) ?+ [3 t' R- H3 q6 K* } (3) I/O特性 Cyclone IV的 I/O单元 (IOE)包含一个双向 I/O缓冲器和五个寄存器，用以寄存输入，输出，输出使能信号和完成嵌入式双向单数据速率的传送。I/O管脚支持各种单端和差分 I/O标准。 IOE 包含一个输入寄存器，两个输出寄存器和两个输出使能 (OE)寄存器。两个输出寄存器和两个 OE 寄存器被用于DDR的运用。您可以使用输入寄存器实现较快的建立时间，使用输出寄存器实现快速的输出时间（clock- to- output）时间。此外，您可以使用 OE寄存器于快速时钟至输出 （clock- to- output）使能时间。您可以使用 IOE于输入，输出或双向数据路径。 Cyclone IV器件的 I/O 管脚组合成 I/O块。 每个 I/O块都有一个独立的电源总线。
2 t3 A: x5 t& S! {% [& t1 u, s Cyclone IV E器件有八个 I/O 块，如图所示。 每个器件I/O管脚与一个I/O 块相关。 支持所有 I/O块中的单端 I/O 标准，除了 HSTL-12 Class II仅支持 I/O块列以外。 支持所有 I/O块中的差分 I/O 标准。唯一的例外是 HSTL-12 Class II，它仅支持I/O 块列。
9 `$ z6 e: X o- H+ g$ C) j! o- t$ ?
: @7 @2 F9 G9 ~, B% M! N% u; ^
本文只做简单介绍，具体的什么时钟、PLL等等还需要自己慢慢啃英文书 ; o% H! y, v0 y5 R0 x
| 
/1 
发表于 2019-5-5 14:33
收藏
淘帖
支持！
反对！