DDR4 VTT电源PI问题导致的地址访问异常问题

EdisonZheng · 发表于 2019-4-30 13:04

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

问题描述：DDR4正常读写时，发现地址信号访问会有零星错误。
问题定位：
STEP1：既然地址信号有问题，实测地址信号质量，如下图：

从上图可以看到，地址信号会呈现类似周期性的波动，而有部分信号已落到0.6V判决电平附近，大概率产生误码。
STEP2：地址信号产生类似周期性波动，和电源强相关，逐个测试排查DDR4相关电源:包括1.2V CORE，VREF和VTT。惊奇的发现VTT电源噪声达到70mV!

STEP3:排查单板PCB设计，发现问题：控制器下挂20片DDR4(4组一驱五)，设计上将这4组DDR4的VTT电源都连在了一起，且存在较长走线。虽然通流能满足要求，但阻抗特性肯定差。VTT的噪声来源只有两个：VRM和DDR4颗粒翻转(链路上已排查没有干扰源)。VRM是LDO，可排除，那就只剩下DDR4颗粒翻转产生的噪声了。
理论分析：单个VTT上拉电阻的电流只有16mA，但20片DDR4的翻转噪声叠加后理论电流达到16mAX27个电阻X4组DDR4=1.8A，即极限情况下动态电流可达到1.8A.
问题根因很有可能是DDR4同步翻转产生的动态噪声。
STEP4：遵循STEP3的定位思路，考虑测试获取VTT噪声的电流频谱，找到能量集中频段，针对性优化。

至此问题解决。

justeg2 · 发表于 2019-5-11 15:24

个人不负责任的看法哈

刚当看到第二步的时候大概就有两个方向
1. 杂讯过大＝> 找适合的bypass 电容滤掉杂讯
2. power走线宽度太窄=>当同时忙碌操作时所 power能提供的瞬间反应能力不足也可能造成＝>一样是加电容稳压用或者是layout改版(前期开发阶段才有机会)
好像都是在用电容看来怎么选合适的电容也相当重要

EdisonZheng · 发表于 2019-5-15 12:12

justeg2 发表于 2019-5-11 15:24+ a* F+ S8 |# N4 t% o
个人不负责任的看法哈
# D/ { w; S4 g" U% v4 j* H4 G$ |刚当看到第二步的时候大概就有两个方向" O% y8 E) |7 Z/ R, o
1. 杂讯过大＝> 找适合的bypass 电容滤 ...

这个案例是出问题后来解决问题：通过找到噪声频段，用相应容值的电容替换。
但从设计上看，这种动态电流大的电源，layout和仿真都需要重点关注。一个SI/PI分析充分的板子不应该出现这种问题

江潮 · 发表于 2019-4-30 13:42

很清晰的debug过程，感谢分享，顶~

guoliping · 发表于 2019-4-30 14:06

学习了，感谢分享

Ryanapp · 发表于 2019-4-30 16:05

學習了。Thx.

mggimg · 发表于 2019-4-30 16:31

感谢分享，赞

whatelse · 发表于 2019-4-30 22:01

没有相关设备

名字最少3字符 · 发表于 2019-5-1 15:13

学习

yff014250 · 发表于 2019-5-5 14:54

学习

wu6766368 · 发表于 2019-5-5 19:11

学习了哈哈

lavidayao · 发表于 2019-5-7 09:21

学习了

云长剃须了 · 发表于 2019-5-8 20:34

感谢分享，赞

tiamo_hl · 发表于 2019-5-8 21:01

你这里翻转是因为它是表底贴的吗如果不是会有這个问题吗？

EdisonZheng · 发表于 2019-5-9 14:22

跟是否正反对贴没关系。是CMOS电路工作时会导致电源轨道的跌落，当同时工作的CMOS电路多了，电源轨道会大幅跌落，即电源噪声很大

yidanshuxuexi · 发表于 2019-5-13 11:02

学习了。

帐号		自动登录	找回密码
密码			注册

[仿真讨论] DDR4 VTT电源PI问题导致的地址访问异常问题

EDA365欢迎您登录！

评分

点评

推荐内容 /1