EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
【Espier FPGA VHDL学习帖】第18帖 类型转换 常见泽
?% w: }; u0 y3 x一原理图介绍 板子做的不合理的：按键命名。 KEY1——91——S2 KEY3——89——S4 : W8 v" [, v0 h" i' j7 A9 D
类 型 变 换 函 数( f5 z8 _( q0 ?. m; \
由STD_LOGIC_VECTOR转换成INTEGER
% P# \8 B$ z4 z! x% \( }* Q: X1 T STD_LOGIC_UNSIGNED包含集CONV_INTEGER(A) 7 C/ Y5 d9 d8 E0 Y& c( w
由INTEGER,UNSDGNED,SIGNED转换成STD_LOGIC_VECTOR% n5 `( D( c4 z& j# [" ?7 y
由UNSIGNED,SIGNED转换成INTEGER
$ r( B- }5 l! P5 T* h# p3 Y) A STD_LOGIC_ARITH包集合CONV_STD_LOGIC_VECTOR(A,位长) CONV_INTEGER(A); W2 a: v0 A6 E# q/ h
$ @- t# G+ [& F" a
由BIT_VECTOR转换为STD_LOGIC_VECTOR TO_STDLOGICVECTOR(A)
" Q* ^" T/ `" Y8 I9 J9 ?; k4 _由STD_LOGIC_VECTO转换为BIT_VECTOR
TO_BITVECTOR(A) + A6 V9 y% b! L
由BIT转换成STD_LOGIC TO_STDLOGIC(A)
4 }' R8 e7 C8 w7 G) \' S2 Z% |由STD_LOGIC转换成BIT
TO_BIT(A) ' [0 F' U9 s5 @1 X K2 t
函 数 名 功 能 STD_LOGIC_1164包集合 TO_STDLOGICVECTOR(A) TO_BITVECTOR(A) TO_STDLOGIC(A) TO_BIT(A) - \9 N; D) P# V9 H2 _/ Y5 Z
) o% M$ R2 h; c9 o
STD_LOGIC_ARITH包集合 CONV_STD_LOGIC_VECTOR CONV_INTEGER(A)
0 z" N# F& J5 z' J, J& e* B0 l/ c, q" V% g5 A$ R4 b
STD_LOGIC_UNSIGNED包含集 CONV_INTEGER(A) 6 S6 ^& a: w; X2 S. B8 N& H2 B
. r: o+ m% {$ `: ]8 I2 E: r2 U
三实例操作 引脚例化： In1 和in2分别对应S2 S3，pout映射到D3 同时按下，D3亮 BEGIN pout<= in2 when conv_integer(in1)=0 else'1'; 如果不用类型转换，pout<= in2when in1 <= '0' RTL视图： % r# }" ?# D- K1 h& a" V3 j
| 
/1 
发表于 2019-4-30 09:47
收藏
淘帖
支持！
反对！