转——基于FPGA串行乘法器的设计

Ferrya

转——基于FPGA串行乘法器的设计
, m+ ^. d+ X6 k( a) h1 |" n

5 k: A5 [9 w5 ~这次给大家分享两代的串行乘法器，在一些实时性要求不高的地方还是得用串行乘法器，比如DDS、频率计、相位测量仪的计算（频率或相位值）。第一代的乘法器的部分积是通过左移相加得到的，而第二代的部分积则是通过右移相加得到的。
通过对比，第二代更节省资源。
+ s0 j9 Y/ S9 D  ]8 Q. I* `4 o
- a# h" s" P1 [  I- i在32位乘32位的情况下，第一代乘法器需要消耗243个LEs，第二代乘法器则需要消耗226个LEs，而并行乘法器（LPM）要消耗1200个LEs。
0 k% ^, r& X4 u5 U运算耗时不变，执行一次乘法需要N+4个时钟，N是乘数B的位宽。
: W5 f8 C- m( {( o% p" z: r
5 \; i' [2 r0 ^5 {' p' _( M  _8 z! {
8 X# o0 y. ^. D% ^8 Z( }, c' G
PS：调用quartus的乘法器LPM默认使用嵌入式乘法器（就是ASIC，在FPGA芯片固化了），所以综合出来几乎不消耗资源，
$ J7 c3 t  p0 P7 B9 P* K( E$ p8 }你也可以让它用LE实现乘法器，那是相当消耗资源的，因为是并行乘法器。

游客，如果您要查看本帖隐藏内容请回复

fanichicl

回复看看隐藏内容