找回密码
 注册
关于网站域名变更的通知
查看: 200|回复: 1
打印 上一主题 下一主题

关于FPGA供电

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-4-28 14:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA是一种多电源需求的芯片,主要有3种电源需求:4 x  @6 ]1 Z, R7 W! i
( k$ R9 ~( Y8 G7 J% V3 u
VCCINT:核心工作电压,PCI Express (PCIe) 硬核IP 模块和收发器物理编码子层(PCS) 电源。一般电压都很低,目前常用的FPGA都在1.2V左右。为FPGA的内部各种逻辑供电,电流从几百毫安到几安不等,具体取决于内部逻辑的工作时钟速率以及所占用的逻辑资源。对于这个电源来说,负载时一个高度容性阻抗,对电源的瞬态响应要求很高,而且由于驱动电压低工作电流大,对PCB的布线电阻非常敏感,需要特别注意走线宽度,尽可能减少布线电阻带来的损耗。! M2 x( Y# ?9 G% H, v

' e" d! I+ Q0 \2 C/ w" W2 `VCCA:通常为2.5V,PLL模拟电源。即使没有PLL,也必须要上电。模拟类的组件对电源的电源抑制比(PSRR)也就是电源噪声,或者说电源纹波非常敏感,所以通常会用一个独立的供电电源。这个电源的电流需求一般都不大,但对电源的噪声容忍度很低。所以应该尽可能的提高其电源纯净度。比如不直接用开关电源供电,先使用LDO稳压后再供给VCCA。& |2 W8 z8 ^* D/ T) d2 O5 M# I

" M( R4 U" e( B- i* T- DVCCD_PLL:通常为1.2V,PLL数字电源。
9 I  x6 o* _8 o' K0 |0 u0 s( o; e4 k# g" _$ E3 U0 w. Z
VCCIO:FPGA经常要与多种不同电平接口的芯片通信,所以通常都会支持非常多的电平标准。例如1.2,1.5,1.8,2.5,3.0,3.3。VCCIO就是为FPGA的I/O驱动逻辑供电。FPGA为了同时能和多种不同的电平标准接口芯片通信,Vcco通常以BANK为界,互相之间相互独立,也就是说在一颗FPGA芯片上同时存在几种不同的I/O电压。当然同一个BANK只能存在1种I/O电压。在使用中请详细阅读官方资料手册,以防设计错误。' o  U6 E6 ^% u4 |% X" L5 J( W

( R9 k% @6 B3 l, g6 [& d: `在一些带收发器的FPGA器件中,还有以下几种电压标准:
) J5 U9 S# D- g) L, Z# S& K. V$ B8 U1 X( Y  ?
VCC_CLKIN:支持1.2,1.5,1.8,2.5,3.0,3.3。主要为差分时钟输入管脚供电。
0 F. S6 ^1 O2 O- p) z3 T% D/ y3 ~' K% E
VCCH_GXB:2.5V,收发器输出(TX) 缓冲器电源。
0 d+ ~8 B) R0 k1 a
+ V, Q# p% o& }2 l  K* b6 N! t: RVCCA_GXB:2.5V,收发器物理介质附加子层(PMA) 及辅助电源。
$ f/ Z/ T4 u6 f' o% M- @6 A
  q- t& q% c: I: {VCCL_GXB:1.2V,收发器PMA 及辅助电源。* B+ u* w, @: k. e

+ f% H* ~" @6 z3 E9 H  F9 {4 j
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-2 06:06 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表