quartus ii chip planner使用请教大神，非常感谢！

cj223356

最近学习使用chip panner时有一些疑问，各位论坛大神多多指教undefined
( K' S( H$ K7 Y我设计了一个异步复位的D触发器，综合的电路如下：
) a2 @' ^# u6 I( S
布局布线后使用chip planner查看芯片内部
( P, _3 q* i! W6 H( S& O
+ l8 S/ K/ b3 o- }. E0 {8 R% K

3 X% g8 w3 o; [" R' T, ^1 X
8 ]) N- O. k! v! j! ]$ vD触发器的输入端应该是输入信号取反，可是图3红圈中的与门怎么解释怎么得到非门？还有SCLR不接应该是高电平还是低电平?
* I. \; |" T, y8 x

helendcany

发帖是心得 回帖是美德