|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
国外工业级设计的12层板5片DDR2的PCB文件分享
' y0 Y e+ E& L- O手头上有个比较复杂的工业级PCB，是72位（64bit+8bitECC）的DDR2layout设计，决定公开给大家，该板整体通过了严格的JEDEC测试（时序，眼图等等），是一款成熟和稳定的方案，可供大家设计参考。6 L, p$ Z5 W3 E& r# l, u+ g) f) d" S, Z8 S* k: z
为了保护知识产权，我省略了无关DDR2的部分，请见谅！
2 `4 c6 g9 e: g/ r7 d该板大概3,4年前做的，我是其中的一个设计者，见证了标准化设计的过程：! ^* ^" P- A" C. T7 a) m% W% Z. ^$ e B- r* f3 L
1. 原理图设计的时候，用hyperlynx linesim仿真DDR2内存的不同拓扑结构的信号完整性，以确定layout的拓扑结构和阻尼电阻，终结电阻电容的value;) g' S% y8 ^4 J- L( D1 ]
- s9 t" I x3 c) }+ }2. 仿真确定vtt island的位置；! M3 R& P. U+ A1 E7 I8 M1 V! F5 @9 J, V: M) X2 t
3. layout的顺序是从RAM往CPU方向走，先走地址控制线，然后走数据线，最后走时钟；- h" N6 i8 R' t- \ h8 s7 p6 E
0 ]+ F' @# e. T+ ?* L4. DDR走完后要尽快boardsim仿真，顺序是：信号完整性仿真，DDRx batch时序仿真，PI电源完整性仿真。
8 N0 F- r: k6 f% ^% r5. 如果boardsim仿真结果不理想，可以抽取某个信号转为Linesim仿真，以达到最理想的值。
( G1 J6 N2 k' f- i6 w, f, i- b通过这样的设计流程，该板的DDR2部分一次性layout就通过了JEDEC的所有测试，作为公司样板性设计的典范。8 j- u+ ?+ l1 c7 x+ J
: h* N; \4 R1 e: Y
" x( H y) I3 s+ F: }3 e' B
|
|
/1 
发表于 2019-4-28 19:00
收藏
淘帖
支持！
反对！
