|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
国外工业级设计的12层板5片DDR2的PCB文件分享" o+ z! @& a3 K1 A
手头上有个比较复杂的工业级PCB，是72位（64bit+8bitECC）的DDR2layout设计，决定公开给大家，该板整体通过了严格的JEDEC测试（时序，眼图等等），是一款成熟和稳定的方案，可供大家设计参考。6 L, p$ Z5 W3 E& r# l, u
* Q; t) H7 Q* I% S为了保护知识产权，我省略了无关DDR2的部分，请见谅！; T, a4 y6 z& c, Z. ^* q1 Z$ Q l) J
该板大概3,4年前做的，我是其中的一个设计者，见证了标准化设计的过程：! ^* ^" P- A" C. T7 a
( ^3 d# [! @) D4 w2 X1. 原理图设计的时候，用hyperlynx linesim仿真DDR2内存的不同拓扑结构的信号完整性，以确定layout的拓扑结构和阻尼电阻，终结电阻电容的value;) g' S% y8 ^4 J- L( D1 ]
. C5 y: L. _0 {/ G7 b" o! I5 V2. 仿真确定vtt island的位置；! M3 R& P. U+ A1 E7 I8 M1 V
2 x$ Y- W, r. q$ v7 q3. layout的顺序是从RAM往CPU方向走，先走地址控制线，然后走数据线，最后走时钟；- h" N6 i8 R' t- \ h8 s7 p6 E
' z; Q s9 [- s% d4. DDR走完后要尽快boardsim仿真，顺序是：信号完整性仿真，DDRx batch时序仿真，PI电源完整性仿真。$ ]3 B) ^: j# `: o
5. 如果boardsim仿真结果不理想，可以抽取某个信号转为Linesim仿真，以达到最理想的值。: Q; B8 L8 a2 q7 K) V8 \) G
通过这样的设计流程，该板的DDR2部分一次性layout就通过了JEDEC的所有测试，作为公司样板性设计的典范。
5 L$ T: K3 w0 M f. A( {
. u( c: |& h0 T; G/ B4 n
& |% z6 |8 ^: g0 A: S' q |
|
/1 
发表于 2019-4-28 19:00
收藏
淘帖
支持！
反对！
8 o# `5 c6 {" |3 K$ A0 a