|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 uqHZau 于 2019-4-24 18:15 编辑
# c6 e+ d( u( U* e9 s$ k! m4 I" G3 I) t0 I" v3 W9 D
数字电路:
0 U% ]3 m. t0 ]3 \
. O' n3 P) Q2 g9 ?2 e这是大学里的基本课程 ,涵盖了一般数字电路的组合电路、时序电路、寄存器传输、储存器以及可编程逻辑电路(FPGA 就是其中一种),还有比较好的添加了计算机的指令集结构、处理器设计等计算机方面的内容,整个课程就很系统的介绍了硬件电路系统的整体框架。! V; [) a" G7 E9 r. {9 l1 \
( a5 l7 P, \ o5 g5 N% Q* L8 [0 t U语言学习:- m# d" @. h- \7 {9 M4 H
, ^: C. W& u) V3 I初学 FPGA 的话,时序和组合部分内容看的差不多后,就可以学 Verilog/VHDL,弄懂其语言所表示的数字电路结构很重要,如计数器,编/译码器,寄存器电路,阻塞与非阻塞,还有状态机的跳转,模块的例化,信号的延时等等,这些内容在进行数字电路设计的时,在心中有个大概的框图,或者把这些电路模型画出来,从模块图-寄存器传输级-基本逻辑门依次画出,因为要清楚所设计的语句是否真达到了想要的电路结构,功能时序等,相关的书中都有可以参考综合出来的电路。在Moselsim环境下进行代码练习,可以写测试文件,看波形,是否达到了所要的结果。
, X' D4 G* M) x5 ~- V
7 Y( L$ q/ z2 Y' ], w电路烧入:/ Y7 _; u- s7 ]2 }0 U
( V, ~) z* ~5 u' Y% V
经过前两个阶段的初步学习,接下来将写好的 Verilog 代码通过 ISE 或者 QuartusII 烧入板子(一般是 Xilinx or Altera的开发板)。正常来说这个阶段问题会比较多,会明显感觉到硬件描述语言与 C 语言的差别,它需要你自己去认真考虑分析电路的时序情况,这时候自己要反复总结Verilog语言后面所代表的电路结构,以及它不像 C 一样是一条语句一条语句的顺序执行,而是并发执行的,所以一般在进行比较复杂的功能实现时,要先划分好各个模块的功能,即采用 Top - down 的方法,再进行 Coding。
5 [& I% M, p' h! _+ |% b* [3 {- m+ J% z: I9 [+ O
版权所有权归卿萃科技 杭州FPGA事业部,转载请注明出处0 ?/ Z+ X5 z: k+ \! f w0 F4 B
" y. \2 p& N3 y
作者:杭州卿萃科技ALIFPGA
1 D" t, D. G: A# ` ]
- R7 v$ g: I3 y& W8 E原文地址:杭州卿萃科技FPGA极客空间 微信公众号
6 n" |1 P" _+ q6 q; l1 `0 s2 m, J--------------------- ' P( L: F7 d- y( P3 q7 b
作者:ALIFPGA . f) j% p |/ `9 Z+ n; \: f
来源:CSDN : D4 T, w: X. ~
原文:https://blog.csdn.net/woshifennu1234/article/details/80667786
5 W8 c& s% \- F' L \版权声明:本文为博主原创文章,转载请附上博文链接!3 G# ^' o5 s7 b
|
|