本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › dct的Verilog实现（三）
返回列表 发新帖
查看: 276|回复: 1
打印 上一主题 下一主题

dct的Verilog实现（三）

[复制链接]
Zedd

该用户从未签到
跳转到指定楼层
1#
发表于 2019-4-24 10:03 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
dct的Verilog实现（三）1 F! C& @, ]7 G
3 _& G8 ]. u7 [' P: u1 S0 P
/ }; b1 l9 P' x) j: |6 U0 U. A- O" ^
% m! ?+ M8 S$ b# a, |9 Q

; _# ?9 g, p" ?0 N* |$ M
" m. z5 R, ~% |
$ i7 s) r6 I' o9 q) D7 m# r6 [3 m+ V5 ?7 \

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
relchhiclty

该用户从未签到
2#
发表于 2019-4-24 17:02 | 只看该作者
这个好像是接着昨天的文章更的

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-31 07:40 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表