EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
转——基于ZX-2型FPGA开发板的串口示波器(六)
3 P8 t, \9 A& m! x* }, r. I" r
# a9 N- q) S( @6 D# r- h3 x基于串口猎人的板级验证：6 r/ S1 S: H4 {. k
这里，我们使用一款功能非常强大的串口调试软件——串口猎人来调试我们的设计。串口猎人的安装这里不做过多的讲述。首先，我们将FPGA系统的sof文件配置到fpga中，然后运行串口猎人软件，串口猎人打开后界面如下所示： $ b( [* T/ b1 `5 y; s- {0 L y" h
! Y8 F$ c8 p. j( c! D* B# d8 V
: p) F0 s- q+ u7 g4 C1 O/ v) |
我们点击图中的动画即可让该动画消失。
& _$ k" t. O0 S: W
接下来我们载入预先设置好的配置文件，如下图所示：
& w; b1 ~+ Y( s* D9 @$ c- f
) J. d* o& x% i! B$ R5 S# S* q
我们点击右下角的“载入”按钮，在弹出的界面中，定位到我们本实验的根目录，选择“serialhunter.ini”文件，
- J& a3 K0 R% ^; X; b1 J# w
h! S' R1 C- {
点击打开。 9 n: X1 W3 `, S6 Q6 I* ]
切换到高级发码选项卡，显示如下所示： 8 [- C6 t6 E. K& c$ J( U2 ^
2 b5 O a2 P( _( a6 O3 i) g. N2 p! u
点击启动自动发码。 回到基本功能选项卡，可以看到，窗口中开始连续不断的接收到数据，如下图所示：
5 h9 X! K! S+ ^$ z
此时，我们切换到波形显示选项卡，可看到如下所示的效果：
# A% R6 e) D- U6 b3 U6 G. i* t+ M; _' \" n8 Z- o
表明我们已经正确的接收到了波形数据。 , T J2 r* h6 }7 f- I
切换到码表选项卡，效果如下图所示： - T+ i7 q: u& |) D, O
+ w3 W4 D% c( n/ _
然后，我们切换到柱状显示选项卡，效果如下所示：
; W$ q5 ^' a& r
: ? E6 i( O0 F4 ]) x然后，我们回到高级发码选项卡，将0~3组发码列表前的勾选取消，勾选上第4组，然后点击启动自动发码。此时，我们就已经将fpga系统的接收和发送波特率速率切换到了115200，如下图所示：
& L7 U; [- {& m: o
5 y u6 P! o1 }: j6 w因为波特率不对，所以接下来接收到的数据就全部是错误的了。我们回到基本功能选项卡，将波特率切换为115200bps，如下图所示：
7 S9 y! j0 z4 K3 l- I
& N0 L0 W# C0 ?* l然后我们再回到波形显示选项卡，结果如下所示：
$ j2 A) x3 w) b这时，我们再回到高级发码选项卡，取消第4组发码的勾选，勾选上第5组发码，然后点击自动发码，再回到波形显示选项卡，结果如下所示：
' R! H3 [6 t" N: a( e$ }5 s2 T5 q6 |
0 g" N+ M4 B# b: A+ U F$ a
此时，我们的DDS输出信号频率便更改为50Hz了。其他更多指令内容，这里就不一一介绍了，欢迎各位积极探索。当然，这个系统的最终目标是教会大家在fpga中使用串口进行简单的数据收发，离真正的虚拟示波器还相差甚远。此串口猎人显示的波形频率并不能严格的和实际信号的频率对应上，这一点望各位悉知。也欢迎有上位机开发基础的同学来根据本系统开发独立的上位机软件。另外，在使用中，我们只需要按下按键2，就能将数据通道切换到ADC的采样结果上来，此时，用刀口的螺丝刀拧动开发板上的电位器，在码表选项卡上就能明显的看到数值的变化，可作为电压表之用。按下按键1则切换到内部DDS通道。需要说明的是，本实验中使用的ADC驱动原本是为TLC548设计，在这里使用时，发现也能够正确的控制TLC549进行数据转换，因此就暂未做修改。需要注意的是，TLC549的IO时钟最高支持1.1M，而TLC548的则最高支持2.048M，因此，从严谨性的角度上来说，该驱动是无法很好的驱动TLC549的。需要我们对驱动进行一些小小的修改，具体的修改内容，小梅哥稍后实现。 ) [* H5 x* m! y, a9 I5 V/ i
8 ^- i! ~$ F2 z" x
由于本系统涉及到的功能模块和代码较多，无法一一为各位讲解，希望各位能够仔细阅读代码，代码中小梅哥都做了详细的注释，希望大家通过代码，能进一步学习verilog语法，增强对系统级仿真的意识。
1 l- q. p- P% l( q8 C
3 P" x9 s) f' J* k$ [- M' |
回复本文所有帖子，即可向楼主索取本实验工程代码哦。 7 n. G k' b$ X) M& h7 N" @+ G% f
3 H1 Y! S3 F. {& x: _* L
小梅哥 2015年4月8日 于至芯科技 7 p1 l6 p2 w' ]; H
( a0 P( u8 S6 ~# r& X4 \
6 Z9 z% r9 I+ Z" B& U2 S- D2 ?; P此帖出自FPGA/cpld论坛
% f2 |: C* } l; s5 ] |
示波器, 开发3 h$ E# G4 F: h* x7 E+ b. o
dyb2.jpg (129.54 KB, 下载次数: 0)
! n# \- T, h. w8 h) J4 T![]() 8 G, `3 K3 ?0 b% g: k; y1 J
dyb3.jpg (89.19 KB, 下载次数: 0)
) G7 f2 f& @! [( W' a5 n7 |( m& }![]()
& @! ~$ H1 t. F0 m6 \2 F) @sbq1.jpg (97.6 KB, 下载次数: 0)
; v1 C7 C' u6 a![]()
; G8 c6 G4 e6 o' n4 Xzlsz.jpg (125.4 KB, 下载次数: 0) 3 ]- M3 c+ u) L- ~3 `
![]() ) w5 K- G( v3 ~& R
' e- W+ o, Y' r+ {5 M
# c; b ]# S7 a8 n
| 
/1 
发表于 2019-4-18 13:33
收藏
淘帖
支持！
反对！