转——基于ZX-2型FPGA开发板的串口示波器（一）

Zedd

转——基于ZX-2型FPGA开发板的串口示波器（一）

据采集卡，ZX-2开发板负责进行数据的采集并将数据通过串口发送到PC机上，PC端，利用强大的串口调试工具——串口猎人，来实现数据的接收分析，并将数据分别以波形、码表、柱状图的形式动态显示出来，以让使用者能够直观的看到ADC采集到的信号细节。同时，用户也可以使用串口猎人通过串口给下位机（FPGA）发送指令，下位机将对接收到的指令进行解码，然后依据解码结果来配置FPGA中各个子模块的控制寄存器，以实现通过串口控制FPGA中子模块工作状态的功能。

, ?0 q6 Q# K, ^# \" z- b- E

本实验中，涉及到的应用模块和知识点如下所示：
串口收发模块的设计和使用；
串口收发模块仿真模型的设计；
0 B6 L& ?1 R  O- }& B% n  }串口简单数据帧的解码；
串口帧转Memory Mapped总线的设计；
7 P0 l; i& I1 e6 v& R7 pMemory Mapped Slave模块的设计；
线性序列机设计思想的应用（ADC驱动）；
0 r* c: M) ~0 }8 y独立按键消抖的分析与实现；
! V9 b! I2 R4 _3 d/ I9 K- ?( f4 b/ a+ Z直接数字频率合成（DDS）的设计与实现；
使能时钟对系统间模块协调工作的重要性；
. b! c+ w8 F. l: {) s串口猎人的详细使用；
$ ~& h# x* g, \( r完整系统的仿真验证设计；
头文件在设计中的运用；
Quartus II软件中可定制化存储器ROM的使用；

本实验不仅注重可综合的代码编写，同时更注重代码的仿真验证。通过仿真，我们能够寻找设计中可能存在的问题并修正。最终，在整个系统仿真无误的基础上，下载到开发板上一次性成功。
- j, P3 \! Z+ e1 v7 W" k& g6 g下图为本设计的框架结构图：
/ g7 P( y, O' p
系统采用模块化设计，在模块划分的过程中，重点考虑了系统的可扩展性，下表为对系统中各模块功能的简单介绍。


. ~& V6 e( x  K* `4 q

, i! x6 O# f; t, t        基于串口的虚拟示波器模块功能介绍         9 B7 A* P/ r- y, o$ M( t1 R
# m, {# r) b6 s1 o- ^  o' l模块名	模块功能 / R( X+ x2 i8 r
Uart_Byte_Rx ! a& f  S0 |8 N2 {- c	9 {% ^' `* ~3 f# _+ \* g串口字节接收模块，负责进行PC机发送指令数据的接收工作； * ]/ K& Q, d, E4 C: J. P+ P3 T
CMD	& l; s4 |; ~* k4 A& R串口指令解析与控制模块，该模块通过解码PC机发送的指令数据序列，获取控制命令，转换为Memory Mapped Master总线，以实现上位机通过串口控制下位机（FPGA）中各模块寄存器的功能；
# R  q: o. w1 g* Q4 KSample_Ctrl	' `, ~' j$ d! j4 JADC采样速率控制模块，该模块通过控制使能ADC采数的速率来调整ADC的采样率； 0 m* w& |. M( e
UART_Byte_Tx	串口字节发送模块，该模块负责将需要发送的字节数据通过UART协议发送出去（发送到上位机） 3 z( q/ c: F! u: |( d6 e
UART_Tx_Ctrl ! A' C9 @+ U: W+ L9 P	4 [$ g* n% r3 X3 w串口发送控制模块，根据数据有效标志信号来控制串口发送模块将数据出去
$ c4 C5 A$ D5 `4 Htlc549_Driver	' v4 \" e2 y- U, [2 Q7 ?TLC549模数转换（ADC）芯片驱动模块，负责驱动TLC549进行模数转换，并将转换结果以字节格式输出。 , J* o3 J, f) q0 G: H9 t( }2 J
DDS 7 |& a. M' G1 o- T7 s	$ E3 E. M+ G) J# M" J2 _DDS信号发生器模块，该模块生成一个固定频率的正弦波，在没有外部信号发生器的情况下，可通过该模块生成正弦波，并将输出数据接入到采样部分，以模拟采集正弦波信号并在上位机显示
( q7 E2 E- [* P+ |Mux1	AD采集结果和DDS数据结果多路选择模块，在测试时，用户可以选择需要采样的数据为内部信号发生器生成的正弦波数据（供演示用）或者ADC采集到的电压结果（实际测试） " K. l) u. C& l- F3 @
9 k0 ^0 |( `4 p% L8 FMux2	AD采集结果和DDS数据结果有效标志信号选择多路器，在ADC和DDS都处于工作的状态下，通过该多路器来实现数据有效标志信号的选择
normal_keys_detect	独立按键消抖模块，通过该模块来实现AD数据和DDS数据的切换，即在演示和实际测试中进行切换。 . o6 X1 X. i5 _1 J, `1 Y+ f7 g) O

3 Q$ L1 R, L5 i6 {* _3 \, N系统中各端口和信号的功能介绍如下：
$ M, p3 Z8 l, S! p+ K

基于串口的虚拟示波器端口和信号介绍
端口   Q3 p$ R. C1 M5 N6 N& z1 Q  R- m+ x- W	* b' r. _% {5 e) _1 k% q( d# p位宽	2 l- c% q8 \# d1 w8 ^: t! x1 u" c端口功能描述
4 {, I, i$ M$ B" zClk	1 4 v3 ?% _- l# w- n# Y& L# T	系统时钟，50M
Rst_n	. X# U& K4 W! I( n& f1 " }* n5 |5 u$ T5 S' {	全局复位，低电平复位 & n, _+ j; ^' Y& Y5 }6 I
Rs232_Rx   j( R! h% U7 K0 V- S. d	Z6 Z9 `5 M/ v' q0 A- t  y- I1 $ a( e5 d2 Y  H) a	串口接收引脚
5 s2 ]# G" z" f4 n' A. |+ L- BRs232_Tx	- U9 w/ c* F) w/ f' t, g- m9 l1	串口发送引脚 # z7 D) }1 {8 P$ W" E* C% e
) {6 {! U( q5 q8 E: a( rKey_in # F% m/ F  N8 c* |) V	( X$ F8 J5 m+ F( F( P* X8 C3	& W! C$ R. i: _按键输入
& M7 J. ?9 S8 M$ nADC_Din	+ M6 q* |, ~3 l6 I% r& R" e1	ADC芯片数据引脚
/ X0 z* A0 ?. y5 c* O6 E( FADC_Clk	1	ADC接口时钟 7 o- ?) `' A5 t# ]8 w
2 v& L- F3 S3 o) ^4 e& HADC_Cs_n $ q. T0 \% F+ f; F6 u	; ^4 W! K, A1 P8 |1	ADC芯片片选信号 9 O. I& Q) u* ?+ B8 v
4 X" F6 f4 g% q7 R2 R内部信号 . Q, |/ g0 Y7 E) c# ?9 F2 h8 \- F	位宽 - X5 j8 c: }8 ^0 X	* K$ V% e! U& `8 U; C$ v% ]信号功能描述 # f: e" y8 U8 a  S0 L" F; n9 V
Baud_Set 8 [7 V+ D1 M* \3 j7 f) [' k) ~	3 " T) k* z- q8 h7 `; O6 R	) ?0 h; @) F5 I. j. i' Q波特率选择信号，对应波特率如下： / q+ c+ S" k" P4 U" ]4 `; F5 h000: 9600bps 001: 19200bps 010: 38400bps - k# I/ O4 P/ ]" }( ^! e011: 57600bps 100: 115200bps 101: 230400bps 110: 460800bps / w/ J6 l; ?" h5 ^+ q111: 921600bps
Rx_Byte	0 J4 E9 N/ i, ]' P6 u: [7 g8	串口接收到的字节数据
7 }' v/ g! Y4 L7 ARx_Int % f$ N5 m5 n7 r# m8 ]	0 T9 X& {. S. [, E1	% W: t& M. b% D/ e: o; f5 y串口接收字节成功标志信号，每次接收成功，此信号产生一个时钟周期的高脉冲 ( x- a8 i9 _5 @# {% N+ T! y' V( z
. e* `+ L3 ?4 L+ P% @Byte_En	+ R0 Y$ \6 L! @1 l$ F1	串口字节数据发送使能信号，每一次一个时钟周期的高脉冲使能一次串口字节发送。 7 Z3 u9 r, x8 K; t: x+ n
+ S. |! O) i7 {7 K' Z% aTx_Done 2 H8 n/ L4 m1 |$ X" f9 o: B	# w1 d" ^+ z+ k: S6 K+ s1 7 g( Q- d3 U. J* L( [0 S	) i" e2 `  Y# S* j串口发送字节数据完成标志，每个字节的数据发送完成，此信号产生一个时钟周期的高脉冲
ADC_En " v# _0 {: v: y% E6 [! t3 N	1 P2 u/ c7 C' d1 W/ n! L$ F1 5 }( i1 I" {  X" n	" m0 x  a# P' V0 k% q) ~; nADC单次转换使能信号，每一次一个时钟周期的高脉冲使能一次AD转换 9 [, _/ X3 X  g
) H% m0 J1 f. i* y' `ADC_Data 0 x* S$ S/ p0 \" L0 q2 M9 ]( e2 }	8	ADC采样结果
ADC_Flag 6 E2 m' h5 R# t3 @& i* Q	1	U2 ~! z6 _' Y! v2 `. cADC转换结果有效标志，每次转换结果有效后，此信号产生一个时钟周期的高脉冲 # T" ^% f/ H) q2 f
ADC_Busy 0 R. l- k3 U/ g% k	1 % t9 d# e5 c) Q9 q! V2 V( L; z+ z	5 d. e7 i7 e- CADC工作忙标志，高电平表明ADC正处于转换状态，新的转换命令将被忽略，只有当该信号为低电平时，外部控制逻辑才可触发新的转换 $ q% w! g- D- I; M
* U5 Y' P, q; Z8 t8 p. Sm_wr ' V9 i9 T* M) e$ t: x	1	3 Z0 u4 n2 c  s" p. k- `主机写数据的请求，为1表明有写请求
! |+ ]$ I" [$ F2 b7 L  Om_addr   l; y  l5 h+ M. S. l. B1 Y	9 T' ^1 m! I* k; ]2 I  j# X4 _( V8 8 Z5 y* ^* R& ?: b7 O. }# c2 u	主机写数据的地址 ( F* U$ D! v: u8 G  O
/ j+ y) Z8 E! @m_wrdata	16 , [( ^  v# E$ J$ ]	主机写数据
1 S0 J% O1 L: e/ |  HDDS_Data	* V9 Y* ~$ o4 [8	) \7 D! Y8 v! K$ @, ^' c" A! HDDS生成的波形数据
3 a# P4 O2 i" @) ZDDS_Flag	1 7 `+ }. }2 C4 l. ~, ~	N3 ~5 y/ u; Y" fDDS采样使能标志，该信号由DDS采样速率控制进程产生
$ g- V7 O2 y- _" ^: v, FData_Flag & o$ Y. S+ D+ @1 b4 p	1 0 B1 X3 y4 U- `0 @7 h0 T/ m1 p	数据有效标志（根据用户按键进行选择DDS_Flag 或ADC_Flag） ( u4 P8 u) H- E) C' j7 S: z
Data_Byte	5 ^, l! _4 y9 w/ W. Z8	/ I% y5 s: \5 }串口发送字节数据 ; X- h* u/ n* n5 J. R+ `
Data_Sel	+ S3 r/ n  b+ U  }1	, s; \& i% A' A+ W, m6 ~% _数据选择信号（选择串口发送DDS_Data 或 ADC_Data），为1选择DDS_Data，为0选择ADC_Data 7 E! E9 r4 A6 j# c5 l6 ^2 }$ {
2 |8 h6 q" r; t  \Flag_Sel 4 y6 u3 k8 F- F+ S	1 ) n5 m: I2 _+ m' X* n6 w* ~	|4 A  {1 X0 u! p* {3 n1 ~数据有效标志信号选择信号（选择DDS_Flag 或ADC_Flag）为1选择DDS_ Flag，为0选择ADC_ Flag ; K2 K; ~. l& f( S$ ?6 h
Key_Flag	: V. Y3 h  C9 a" h1 / J) W2 @: Y! c! [	! r9 h! K2 a2 A) ^& B6 D7 V按键检测成功标志信号，每次按键检测成功该信号产生一个时钟周期的高脉冲信号 . |7 y# b, I. t7 K
* W+ W" ^0 }( @6 P5 Z: o( [8 ~Key_Value . s+ T. u+ ^6 e" i' k% ?	3	; A& U8 x7 g: @8 ^+ A' @按键检测结果   h: v+ \  Z( ]( _# Z

$ J( ?2 E* n% k1 V. c2 c8 M; m) a) k
本实验为综合性实验，代码量较大，因此这里只针对部分代码进行讲解。如果文档中没有讲到的内容，大家可以参看代码注释。


3 r; u' z9 S2 O% t


3 z0 f7 w0 _, `3 W1 G8 V

小梅哥

2015年4月8日 于至芯科技

2 z$ A. g! o& H/ t

gaoxings

发帖是心得 回帖是美德