转——高速数据采集系统设计

Zedd

转——高速数据采集系统设计

作者：chenzhufly  QQ：36886052

1、  硬件环境

硬件平台：Embest SoC --LarkBoard

软件平台：开发板-linux-3.10.31

                 Quartus 14.0

# I6 x3 C" @/ M1 \* H! U) F

2、  系统主要功能设计

• 通过FPGA控制高速ADC采集数据；
  

     系统采用的是AD9628，是一款单芯片、双通道、12位、125/105 MSPS模数转换器(ADC)，采用1.8V电源供电，内置高性能采样保持电路和片内基准电压源。
2 [" h! x$ Z1 g0 _% \

• 通过内部总线完成FPGA和ARM之间的数据交互；
• 可以通过远程web访问或通过网口传递给服务器，便于数据后期处理；
  $ t8 a4 N; P; A4 E, x

系统框图如下所示：

3、  ADC电路设计和注意事项

最关键的部分就是ADC的电路设计，从datasheet上可以看出AD9268采用的是1.8V电源供电，电路如下所示：

, x; K$ z5 P- C! k4 z% ]$ h. X. ^/ ]

从图上可以很清晰的看出是双通道输入，1.8V供电，我们接着看看控制FPGA的管脚都接哪里了，接在SoC的BANK5上

继续看看BANK5的IO口电压是多少，如下图所示：

可以看出接的是1.8V电压哦。

这地方需要引起注意：

• 需要注意ADC的电压等级，差分信号的要接FPGA的差分引脚
• ADC的IO电压等级要和FPGA的IO电压等级相匹配
  1 u" A3 c; }2 U9 @# t$ u

这两点非常重要，但是在做系统的时候往往容易忽视，而造成不必要的损失！

0 s' \* y" O9 e' r* |8 [9 m1 Q

4、  一些个人感悟

1）  Altera SoC对这种数据采集和传输的系统，简直就是个大杀器：

• 在系统设计方面，避免了传统arm+fpga架构之间繁琐的走线，简化了硬件设计；不管是从硬件设计难度，还是从PCB布线来说，都有很大程度的改善和提升；
• 化解了FPGA在通信接口方面的弱点，比如FPGA实现网口就很难了，如果要加上TCP/IP协议栈就难上加难了，而Altera SoC恰恰弥补这样的不足，在一个芯片内让ARM和FPGA各自发挥自己的优势，从而可以顺利的完成复杂系统设计；
  

2） ADC设计部分是重点，注意事项前面已经注重说了，一定要引起注意哦。

3）  Altera SoC给我们带来便利性的同时，同时也给我带来许多技术上的难题，还需要一个一个的解决，接着会聊聊系统详细设计。

# C/ g" ~6 b* `

yxlk

感触颇深

雷北城

谢谢分享，学习了！