转——基于自组网的无线路由设计在FPGA-SOC上的实现（2）

Zedd

FPGA软件部分之中频设计之DUC设计

DUC子模块实现了低速率基带信号到高速率多载波中频信号的处理过程，DUC通常需要完成脉冲成型（Pulse Shaping），内插滤波，然后将各载波复数调制到对应频点后完成载波叠加，以便于经DAC驱动后面的模拟转换器。本设计的DUC子模块，考虑到后面DPD的性能要求，必须将输入的I/Q复基带信号完成频谱整型后，调制至零中频。在DUC子模块中，通道滤波器（Channel Filter）完成复基带信号的频谱整型，通常由PFIR实现。内插（Interpolation）部分完成信号采样率变换和滤波（滤除镜像）功能，可以采用CIC或PFIR来实现。本设计中采用CIC来实现，因为对于一个窄带信号，如果需要完成高倍采样率变换，CIC无论在实现性能还是在资源节省方面都优于PFIR。PFIR 级联CIC共同完成了频谱成型的全过程。内插后的复基带信号与NCO（又称DDS）产生的一对相互正交的正弦和余弦载波信号进行混频，最终完成频谱上搬。至此，完成DUC子模块的全部功能。DUC子模块功能框图如下所示：

如图所示，DUC子模块将1.28MSps的I/Q基带信号，通过PFIR+CIC频谱成型滤波，完成24倍内插后，采样率提高为30.72MSps，然后进行NCO混频（复数调制），生成中心频点在零频的低中频信号，完成频谱上搬。

# ~. Z) m1 R+ X  s& X

kinidrily

跟着楼主学习