转——Soc FPGA之DSP进阶---NEON高性能媒体引擎（前言）

Zedd

转——Soc FPGA之DSP进阶---NEON高性能媒体引擎（前言）

: f* H4 h: |6 X& W5 B$ P) o  据活动开始已经快大半年了，过年把拿到板子后顺利的进程给打断了，年后又是繁忙的工作，五一“长假”期间稍微总结了一下年后2个月的成果，5月份重新开始体验之旅的编写，一是回报论坛，给大家汇报成果，二也是不希望月底事情扎堆。话说楼主经常都是在最后一天才把事情做完，读书时候寒暑假作业都是最后2天抄完。

  x. e4 ~3 o# E, t- k) Y3 q
       等等，SOC不是ARM和FPGA搞基吗？和DSP有什么关系？其实感觉这个题目有点大，觉得自己驾驭不了，不过也是目前楼主思考过后的折中之取，因为目前所做过的工作中和FPGA与DSP打交道比较多，虽然手中很早就有ARM板，但是工作比较忙还是吃灰较多，板子还是别人的好啊。
1 v: H7 C* `: C/ j

+ g; z. S1 S* r, B/ b       正题开始，从我刚接触电子的时候，从没有想过今后有机会接触到这样一种器件，同时含有ARM,FPGA,DSP三大器件的特性，ALTERA的soc器件让我们看到了这种可能性。
      
      ARM与DSP的融合好多年前就出来了，TI的达芬奇系列就是这种结构，以前学生时代用过TI的经典板卡beagleboard-XM，DM3730，达芬奇系列目前算上进入了一个困境，低端的专用用器件方案成本更低，而且ARM附带的媒体处理功能越来越强，对DSP中低端市场也行成了很大压力，在高端领域中，比如目前炒得火热的4K视频，即使是最高端的davinci系列也只能望洋兴叹，能满足这种方案的只有高端FPGA。
3 i2 t/ b, C2 ?/ q) ]4 n$ T
1 r7 ~; E4 W, g* x+ k+ a: L6 ]      
& H  e. ~1 b( k      然后讲讲DSP和FPGA吧，目前来说还没看到二种器件融合的产品，当然FPGA内部有DSP切片，一种是数字信号处理器一种是可编程逻辑，单从字面理解可能初学者很容易区分，但是当FPGA或DSP在信号处理领域相撞的时候，我想很多刚接触这2个器件的都会困惑，到底哪个器件更强，为什么要用FPGA+DSP，单用DSP或FPGA不行吗？单从目前使用阶段来讲，秉着公平起见各打50大板。

' T) o" Q9 @0 |% e" M2 V: K; p" G2 C1.从研发角度来说  DSP采用高级语言，FPGA采用硬件描述语言，这加大了在FPGA上开发算法的成本，所以一般DSP负责复杂的算法。
) [7 A# A5 r* U4 y' y2.从结构上来说    DSP是串行，FPGA是并行，用FPGA来实现数字信号处理可以很好地解决并行性和速度问题。
$ t' B" K8 E* }' G, Z! K
     DSP+FPGA结构最大的特点是结构灵活，通用性强，同时其开发周期较短，系统易于维护和扩展，适合于实时数据采集和处理。传统DSP芯片的结构本质上是串行的，对于需要处理的数据量大、处理速度高，但是运算结构相对比较简单的底层信号处理算法来说，并没有优势可言，而这恰好是FPGA硬件的强项。而且针对DSP芯片不能直接与PC机进行异步串行通行的缺点，可以通过FPGA的相关通信协议转换来弥补。再结合FPGA的并行处理方式，使得DSP+FPGA非常适合超高速和实时信号处理领域。
3 L& k1 D# ]" O! A* A
　  DSP和FPGA之间的区别主要在于成本、工具可用性、性能和设计灵活性。它们各有其优点和缺点，这取决于设计人员的经验和应用要求。然而，FPGA领域近期的发展状况显示，DSP和FPGA之间的差距正在缩小。
- s6 M- S4 K' C' b5 N" o
FPGA与DSP：竞合中缩小差距

, ^3 K* n# ]8 r; f3 }9 P9 Y
8 [' K4 e4 _3 q

9 a! y4 N* t% R) @  D4 Q4 P5 OFPGA最新的发展成果
) z6 x, \* b% ^8 F2 v0 ~2 i/ k
! h$ y5 o! m/ @; e- N/ j0 }目前，最热门的技术在FPGA上上演：硬核浮点DSP、OPENCL、SOC，FPGA是否会成为武林盟主呢？
从处理响应速度来看，计算的处理响应速度从文本时代的秒级，到多媒体时代的百毫秒级，视频时代的十毫秒级，迅速推进到5G时代的1毫秒级。对海量数据在1毫秒内完成处理是未来10年电子系统设计工程师面临的难题，目前芯片工艺已经来到深纳米级别，每个节点的性价比幅度递减，流片成本越来越高，盈利的公司锐减，能存活的只有可编程器件！！！
! F/ A9 C  ?* B% U' s( X3 R
3 a* A/ z* ?9 }% b, X" t  ^

通过Arria 10 FPGA硬核浮点DSP功能降低逻辑成本
* M8 J% r7 l* o) d, {






; C# ^/ Z5 c/ V7 j7 c* R7 h% a拿FPGA进行DSP设计，我们用到的是FPGA的内部乘法器切片，而在SOC上，我们使用的是ARM附送的NEON SIMD 高性能媒体引擎，同志门在用SOC可能把重心都放在2个A9核上，其实这个小姑娘也能独当一面的，反正ARM公司附送的，秉着不用白不用的原则，开始NEON学习之旅。

helendcany

这个也太牛了吧