|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
最近接触DSP(TI的CC6678)和FPG(赛灵思的K7,V7)。涉及到几种并行serdes,比如PCI-E,SRIO,HyperLink,JESD204B
( s* y3 x2 V( O5 E: L" T然后,我看到之前他们做的板子,全部都做了RX,TX组内的5-20mil级别等长。# x0 d3 |" J& k8 \, j W7 ]# y
然后我就不太确定了,虽然说做了板内可能没问题,但过背板,鬼知道信号走多元,这绕的线,损耗,串扰太吓人了。/ ?$ e7 W n. [, {
目前就有一个板子PCI-E3.0数据跑不起来,还有个204B设计12.5G,只能到6G,绕线绕到姥姥家去了都。
# d( s+ g4 u3 o! m1 E3 _+ ^* P/ G% F# S& g$ @- ?% D
我很早之前用PCI-E查过资料,intel有说这个R,T只需要差分做好就可以, RX,TX的class内无需等长,因为内部有对齐机制。; k# k+ T0 A; G Y* i! ~, @
然后我看了TI的user guide,说让这几种全都要等长....................但是就基于PCI-E的说法差异,我不得不对TI的另外几种等长持怀疑态度。
; n/ L$ O3 y# r7 s' i但是其他几种,我死活没查到准确的时序方面的说法,到底用不用等长。只是说了,在PCS层,lane都有align功能,但只是提了一下。
8 A, v2 e; @+ E# C7 }3 A所以请教下,有做过的大神,有没有这方面的资料,明确解释下lane的对齐,到底要不要等长。1 Z. K4 {& X# `, _3 w" V' v
我这人有强迫症,我关注的问题点,不找到答案心里很不舒服,哈哈。
* O/ r# e/ g3 W6 D希望懂得大神不吝赐教,多谢。
& d; z2 O5 {6 v2 q- W7 T( `
3 ]0 Z1 U; Y. c% a- q' g: }我搜出来好多资料,还正在查找,但众人拾柴火焰高,大家一起比我一个人效率高。
, M; C+ j( u: N6 m: R( @% V: f呼叫下搜索达人狗大神,给我点过期狗粮
( G9 `. ?) O/ v5 J1 E |
|