转——高性能交互总线设计

Zedd

转——高性能交互总线设计

. L: I- s+ x# Z% t3 c: z哥承认，标题党了，哈哈，不过本帖主题离标题不会偏太远，算是该设计的一个开篇之作。
废话不多扯，我们直奔主题。
我们这里提到的高性能交互，指的就是ALTERA的新一代SOC器件上ARM和FPGA portion的数据交互。
3 }, U8 q/ h  [4 v这一块是这个器件上一个非常突出的功能和非常有特色的地方，至于为什么这么说，我想我不用过多解释，大家应该都清楚。
ARM内部的总线是基于AXI协议的，之前老的版本协议叫做AMBA，这些不是我要介绍的重点，因为AXI的协议规范实际上是比较复杂的，内容也比较多。
/ p! \) ]" t% M1 {3 F我要介绍的重点，是我们器件上各个节点的总线带宽，以及互联通路是个什么样子。
: F* F5 n: Q# v" O9 x9 O+ }7 b先来张图：
+ k$ s: h6 }0 D
困了，眼睛睁不开了，明天再继续
下面这个图可以看一下各个module内部互联通路
; ^% S" D% o0 x
有一些是全相连的，有一些是部分相连，这些detail都在handbook中有具体描述，
% ?9 i4 \  v# i6 W  t1 J, I这里我只贴一下L3 SWITCH的互联情况：

  d/ ]0 ]3 v& S5 u' a2 T5 h因此，有一些module之间是没有直接数据通路的，如果需要交互，则需要通过其他buff来实现，
( J1 W3 P3 O/ {) x, V9 ~比如下图中打X的连线：
+ q! ?/ i5 f5 S$ e5 R; j# e% h
+ |4 j5 u. m( G* @. v1 W; ?
% F' |/ ?6 b+ D) H! A7 v除了datapath，我想大家最最最care的应该是性能问题了，比如ARM和FPGA交互的带宽可以达到多少，，FPGA来处理HPS MAC的数据的话，带宽是什么样的。。。下面的图我想是可以非常好的回答此问题的：

OK，到这里我的概览性解释差不多就完了，最后附上一个具体设计的sch，是一个FPGA从FPGA的blockram中将数据读出来再写到HPS的地址空间

' D- a1 e7 o) _* z  Y后续就慢慢分析详细的设计细节了，不过不会深入到verilog代码级
) m- i" u" ~1 P/ X% W. e
6 R+ \9 S# F9 O& h. w# C6 h8 l

fanichicl

顶顶