找回密码
 注册
关于网站域名变更的通知
查看: 1242|回复: 1
打印 上一主题 下一主题

转——并串/串并转换之战

[复制链接]
  • TA的每日心情
    开心
    2019-11-20 15:00
  • 签到天数: 2 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2019-4-11 13:36 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    转——并串/串并转换之战

    * G  }4 E1 z8 l6 o6 z& d6 ?# |. ?# p& ?7 Z% P% b$ O
    并串/串并转换在数字电路的设计,特别是在通信接口方面尤为重要,如uart串口协议,iic串口协议都需要用到并串/串并转换,下面我们首先设计一个简单的并转串的电路。
    并转串的设计思想是这样的,首先准备好一组寄存器,把需要发送的数据放到这个寄存器里面,然后通过位拼接的移位方式把数据一位一位地发送出去。设计代码如下:
    " F( Y. T# e* S; g
    编写测试代码如下:

    : [; ^8 J( l) @" ^# z( G( K
    仿真波形如下所示:

    1 ]3 m4 h) ~8 Q; [
    由仿真图可以看出,每次counter计够八个数,sda_buf寄存器恢复原始数据,不断循环,sda按照顺序分别为sda_buf的每一位。由此可知我们设计的并串转换逻辑正确。
    接下来,我们需要学习串转并的设计实现技巧,由于我们已经有一个并转串的模块,不断输出串行数据,所以我们可以巧妙的利用这个模块。
    我们在测试代码中加入一个串并转换模块,修改测试代码如下:

    ) m; J0 l. T5 v, Y. B , n& P" E2 Z5 Y1 x
    当标志信号en有效时,sda_reg通过位拼接的方式依次将并串转换模块输出的串行数据sda移入到sda_reg的每一位,从而实现串并转换。
    仿真结果:
    ; |+ H; o& d) y: q5 Q
    由仿真图可看到,当标志信号en变为低电平,串并转换刚好结束,所得结果sda_buf的值与并串转换模块待发送的并行数据一致,因此说明逻辑设计正确。
    2 B% E1 U) v9 y

    该用户从未签到

    2#
    发表于 2019-4-11 15:54 | 只看该作者
    thanks for sharing
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-30 00:00 , Processed in 0.125000 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表