转——BCD 转二进制之战

Ferrya

转——BCD 转二进制之战

在前面的《炼狱传奇-二进制到BCD之战》，我们已经学会了如何把二进制的数据转换成BCD码，现在，我们就反过来思考，设计一个电路架构，把BCD码转换成二进制码。

在数学中，我们都知道随便一个数，比如5468 = 5*1000+4*100+6*10+8，所在BCD码转成二进制码最基本的方法就是：

              a_b_c_d = a*1000 + b*100 + c*10 +d

这种算法是最常规的一种算法，里面需要用到乘法器跟加法器，下面我会介绍一种算法，这种算法仅仅需要用到加法就可以完成BCD转二进制的功能。

在介绍这种算法之前，我先来解释一个小小的问题：二进制码左移移位等于未左移的二进制码*2，例如有二进制码101001，转成十进制等于41，左移一位得到1010010，转成十进制等于82，下面我们可以尝试一下数学证明：

若有一个二进制码等于abcd，转成十进制码等于a*8 + b*4 + c*2 + d；左移移位等到二进制码等于abcd0,转成十进制码等于a*16 + b*8 + c*4 + d*2;所以2*abcd = abcd0，同理可得10*abcd = (abcd0) + (abcd000)。

既然二进制码左移1位加上左移3位等于二进制码乘以10，那么我们是否可以利用移位来代替乘法的运算呢，下面我们就来设计一个电路架构图，来实现16位BCD码转成14位二进制码的功能。

因为我们本次设计是4位bcd码转换成二进制码，所以我们首先需要4组移位寄存器用于乘10运算，第一个bcd码发往FPGA的时候，先直接寄存在part_a,第二个bcd码发往FPGA的时候，直接寄存在part_b,而且把part_a里面的数乘10，第3个bcd码发往FPGA的时候，直接寄存在part_c,而且把part_a和part_b里面的数乘10，第四个bcd码发往FPGA的时候，直接寄存在part_d,而且把part_a、part_b、part_c里面的数乘10；而二进制码则等于part_a + part_b + part_c + part_d的值。

架构图如下：

时序图如下   

Reg_a的代码如下

Reg_b, Reg_c, Reg_d的代码如下   

2 ?$ q# |5 y7 y" ]

Datapart的代码如下

9 |2 d& d3 h9 `2 l

   

顶层代码如下

Test bench（测试）的代码如下   

仿真结果如下图

   

从仿真图可以看出，bcd_in分别输入5,4,8,4,3,9，然后binary_out延迟一拍输出5,54,548,5484,因为在bcd_in在输入3的同时把clear信号变成高电平，所以会Reg_a会接收信号数据，Reg_b,Reg_c,Reg_d会清零，所以binary_out在输出5484之后会输出新的数据3、39，因为在bcd_in输入9的后一拍，en使能信号变成低电平，clear变成高电平，所以会使Reg_a、Reg_b、Reg_c、Reg_d全部清零。从仿真的情况来看，完全满足我们一开始所画时序图，而且也成功把BCD码转换成了二进制码。所以本次设计是成功的。

+ T9 s  \9 \& O$ g

helendcany

希望楼主以后多发一些这样的文章 太给力了、