本帖最后由 yihafewu 于 2019-4-11 15:55 编辑
: ~/ `+ B8 z* A- s7 d& P2 `! u9 e. S. R& q9 C. ]; Z0 u$ t, @2 ?' M, S
较高版本的AD有xSignals这个功能,可以实现CPU->DDR1和CPU->DDR2的等长。
9 N7 o# q5 p2 d& c6 u/ ~$ h所有版本都可以使用From-To Editor,实现CPU->DDR1和CPU->DDR2的等长。' k* A/ c% F0 S F) W1 Z: T. v3 A' }
至于怎么用,可以在官网搜关键字获取。我没有深入研究。7 b1 I/ b: L9 K, w; p, R
6 Y1 ?. [9 Y% i! {以xSignals为例简单捋一下步骤:6 q# @" r0 @# ^0 m$ k0 Z) n
1、进行xSignals设置:Design->xSignals->Create xSignals
+ Y! s Q; N* O: R2 c9 V. C# R( u① 在Source Component里选择起始元件,一般为CPU,本例U1。 ② 在Destination Component里选择终点元件,按Ctrl键可进行多选,本例U2和U3。 ③ 在Source Component Nets里选择需要分析的网络名,按Ctrl键进行多选,也可以全选,不要遗漏了网络。 ④ 在Analyze键处的下拉箭头里选择分析类型,按需分析。对于没有串电阻的网络,可选search for direct connections。点击Analyze进行分析。 ⑤ 在xSignals里会列出分析结果。按需选择,选择需要进行等长的对象。 ⑥ 在Include created xSignals into class里输入xSignals class名字。本例只有一个xSignals class,所以默认即可。 按OK完成。在PCB->xSignals面板里会列出所有结果。
( `$ `8 D" S3 h+ k) b. a2、进行规则设置:Design->rules->High Speed->MatchedLengths. R8 F: l. P# x! V3 N$ P8 j! ]" ]' E
条件选“xSignal Class->All xSignals”(因为前面没有自定义类的名字,默认类的名字就是All xSignals。)。 Tolerance按实际要求设置,其含义是:本组走线长度被限制在“网络组中的最长走线 - 公差”和“网络组中的最长走线”之间。 3、使用布线工具将所有网络手工布线,两两间保持宽松距离,以便后续进行走线调整。 4、使用interactive length tuning工具进行等长调整,AD17将这个工具移到了Route菜单下。 启用该工具并点击一条目标线后按tab键,弹出如下对话框: 最上面的目标长度选择From rules,上面设置的MatchedLengths规则。 下面按需设置。 按OK后进行手工等长调整。调整过程中可以通过按“1”,“2”调整拐角半径。 通过观察xSignals面板可以检查各走线长度是否已满足规则要求。白色表示满足,黄色表示还不够长。 - [& _' p; l# `) q# a/ Y" N
|