找回密码
 注册
关于网站域名变更的通知
查看: 215|回复: 1
打印 上一主题 下一主题

转—— FPGA大公司面试笔试数电部分

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-4-10 10:58 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
转—— FPGA大公司面试笔试数电部分
- Z' k2 N/ v! |; L- C0 J
7 N" b' M$ i# }" {( H
       1:什么是同步逻辑和异步逻辑?(汉王)
2 H2 R5 L& \( w; C2 L6 J
        同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 答案应该与上面问题一致
        〔补充〕:同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入 x 有无变化,状态表中的每个状态都是稳定的。   
             异步时序逻辑电路的特点:电路中除可以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件,电路中没有统一的时钟,电路状态的改变由外部输入的变化直接引起。

0 Y  P6 e+ s7 U9 {1 ]0 s1 r
        2:同步电路和异步电路的区别:
          同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。% D; _" Y5 g' |% `
        异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,这有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。
6 ]/ k7 b& c. W, x; K3 k6 ^
        3:时序设计的实质:
               电路设计的难点在时序设计,时序设计的实质就是满足每一个触发器的建立/保持时间的而要求。
游客,如果您要查看本帖隐藏内容请回复

+ x5 N; k( E2 I; _1 S0 [
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-29 19:40 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表