|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
2 C0 e- l5 r$ f- w0 w/ k9 W
高性能高可靠性倒装芯片的互连新技术.pdf
(1.73 MB, 下载次数: 8)
m+ [+ ~# d2 R! ~5 X- b电子器件的市场趋势
; E& \) s9 ?5 t2 H" c g- Y当前，电器和移动AV设备市场上，智能手机和平板PC成长迅猛。智能手机的全球销量从2012年的6.5亿部
9 B, _- E3 H8 V: D6 r( m增加到2013年的7.9亿部。预计2015年将达到10亿部。类似地，PC的全球销量从2011年的1.2亿台增加到* E9 W% F, A! ]2 V4 z: Z$ N
2013年的1.6亿台。预计2017年将达到4.2亿台。这些移动设备要求一年比一年更高的性能、更多的功能和$ F& U0 Z# p5 u% g0 D2 V
更低的价格。所以，用在CPU、GPU、DSP、AP和RF中的半导体产品规模更大，速度更高、更加密集。: t! e! W' [$ L) F
为此晶圆工艺技术正通过加大晶圆尺寸（即从150mm扩大到300mm或400mm）减少成本，并通过更细的) B. B7 y, ]6 Z8 ?
工艺图形（即从90nm到65nm、45nm、40nm、32nm和28nm）改善至更高的集成度、功能性和速度。故4 Y7 \2 U8 F( U; C9 d* Y. ~/ t
与此同时要求更高的电路密度、更高的性能和更低的价格。
6 O; Y+ s) w+ O. p' y2 j# M对于集成度较大和速度较高的LSI的成熟技术，有必要开发采用低k材料的隔离技术。但为了满足这些高性
$ H; S' e" V" B能，由于用多孔和多层结构，隔离变得越来越薄。结果，LSI就变得易脆。另一方面，为了满足高速要求，
" X0 ^( l7 ]$ a$ E6 A9 T: J$ M1 zLSI的电流不断增加。除了芯片尺寸不断缩小外，热密度和功耗也不断增加。所以，对于未来的半导体封
! E) a& R9 T0 l' z9 |! L% H装，要求解决这些问题，即层间介质的易脆性、高热、高速和低价格。半导体工艺未来的设计规则将进入
8 T8 y& u7 l$ n. _+ _0 M: W20nm一代或其下，这将更加脆弱得多。
4 q7 a7 m u# q" N5 |20nm一代要求的封装技术
O; J( w8 q8 B3 ^+ q: {下一代20nm要求的规范为：
: E- d# }1 o/ Y# u! e ?低应力，为了易脆低k层
7 n$ L9 N6 }! r( n- H$ J高热辐射≥5W，为了高性能LSI5 |: Z" B" @( a" h- k2 V( M
高速度≥10GHz，为了高功能性 4 r7 d$ y6 B# L9 E5 _
1 M% g: }8 {$ C9 v5 V- G0 q& E
7 q7 j# U2 g; ]4 S L, q/ A' Q3 t |
|
/1 
发表于 2019-4-2 08:40
收藏
淘帖
支持！
反对！
发表于 2019-4-2 08:48
