|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
* {. y+ j( g. ?$ d' k( t2 i) b0 u( x
高性能高可靠性倒装芯片的互连新技术.pdf
(1.73 MB, 下载次数: 8)
# x; ?0 q w6 Y5 y7 o/ @7 v- h& |电子器件的市场趋势7 W: r' w- j8 P6 T9 z5 ?# R
当前，电器和移动AV设备市场上，智能手机和平板PC成长迅猛。智能手机的全球销量从2012年的6.5亿部* N( s, |) f0 c- l. w
增加到2013年的7.9亿部。预计2015年将达到10亿部。类似地，PC的全球销量从2011年的1.2亿台增加到
& ?6 k$ I8 F P2013年的1.6亿台。预计2017年将达到4.2亿台。这些移动设备要求一年比一年更高的性能、更多的功能和
% s+ y' Q9 t7 |6 A' I _0 d# r$ f更低的价格。所以，用在CPU、GPU、DSP、AP和RF中的半导体产品规模更大，速度更高、更加密集。- H, `3 q6 F( o; J
为此晶圆工艺技术正通过加大晶圆尺寸（即从150mm扩大到300mm或400mm）减少成本，并通过更细的
2 J% k6 B6 I$ N9 y- n: Q! X工艺图形（即从90nm到65nm、45nm、40nm、32nm和28nm）改善至更高的集成度、功能性和速度。故+ Y! d; y" C$ d7 _: v% G+ e2 h
与此同时要求更高的电路密度、更高的性能和更低的价格。3 H# L# r h8 A" m$ Y }5 |
对于集成度较大和速度较高的LSI的成熟技术，有必要开发采用低k材料的隔离技术。但为了满足这些高性5 Q1 c2 P# B. }
能，由于用多孔和多层结构，隔离变得越来越薄。结果，LSI就变得易脆。另一方面，为了满足高速要求，/ \ u6 b( C: \: u6 `. P( V
LSI的电流不断增加。除了芯片尺寸不断缩小外，热密度和功耗也不断增加。所以，对于未来的半导体封
5 j6 o% R4 {- _$ g2 o装，要求解决这些问题，即层间介质的易脆性、高热、高速和低价格。半导体工艺未来的设计规则将进入
- P) }9 w4 r% H9 d' G4 p8 o9 D20nm一代或其下，这将更加脆弱得多。0 Z& H, s# K8 M7 E0 Y
20nm一代要求的封装技术7 _ @5 Z6 F' R( n6 ?- }1 s
下一代20nm要求的规范为：
. a% X6 e, e4 O' ~5 w$ `, b. F低应力，为了易脆低k层6 Y$ Z4 h6 B3 @% L
高热辐射≥5W，为了高性能LSI
4 T$ @; I8 m2 R3 A2 r1 f高速度≥10GHz，为了高功能性
3 X! Q4 k- p( W0 W1 J3 ^. q' k( F+ Y4 u- O
/ Z0 ~2 {7 S; Z6 j- p$ O" t* ] |
|
/1 
发表于 2019-4-2 08:40
收藏
淘帖
支持！
反对！
发表于 2019-4-2 08:48
