找回密码
 注册
关于网站域名变更的通知
查看: 728|回复: 1
打印 上一主题 下一主题

直流偏移校正功能与ADS58H40 PCB布局优化

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-4-1 09:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
直流偏移校正功能与ADS58H40 PCB布局优化
摘要+ Q1 D0 h* |" ]# f
本文分析了高速 ADC 直流偏移校正功能的作用与影响,并针对此以 ADS58H40 为例,优化了其PCB 布局。0 ]6 j9 ]. o0 P- S9 M

" k0 @" ^- l. p  f7 I5 W; g
. t" b) O: Y9 X' n. W; v& s9 N1、引言
& f' ^0 N# p5 G+ b4 R' e' U* N- V8 t4 K- A7 E
ADS58H40 是一款由德州仪器(TI)推出的四通道、11/14 比特、采样 250MSPS、接收 90MHz带宽的高性能高速模数转换器。它同时具有用于反馈的 125MHz 带宽的 Burst Mode 与用于接收的 90MHz 带宽的SNRBoost Mode,适用于基站收发信机的反馈与接收通道。2 [+ P8 z; T9 ^! P% M( D1 G1 h  I! m

: x6 e, y: H8 U目前用于基站收发信机的高速模数转换器(ADC)大多都具有直流偏移校正功能(DC offset correctionfunction)。它用于校正 ADC 接收到的直流,以免其降低接收机的性能。但是此功能同时也会引起 ADC 的码域翻转(code toggle),如果 PCB 布局不当,会造成 ADC 采集小信号功率不准确。本文以 ADS58H40为例,分析了码域翻转干扰所带来的问题,并提供了PCB 优化解决方案。3 k* ?7 j4 X' [7 k; o, Y

1 K! j( X' D9 w9 n2 j, F2、高速 ADC 直流偏移校正功能的作用与影响
* t9 f- W+ s* m   ) o8 a7 R0 B  T& c4 J! o
直流偏移(DC offset)是由外界的直流信号分量与原信号的直流叠加形成。在基站收发信机中,它主要是由本振泄露与混频器或 IQ 解调器的非线性产生。直流偏移会对有用信号形成干扰,通常需要使用 ADC 的直流偏移校正功能来抑制它。
5 P9 y+ C! c# p, x) N3 _: e" _
( d( [$ |% w8 v从码域上来看对于一个理想的 11 bit ADC,其中间码应该是 2^(11-1)=1024。用二进制补码来表示就是0x000。由于二进制补码的最高位表示符号位,所以对应的 11 bit 数据范围是从0x000 到 0x7FF。0x7FF表示-1,对应为 1023。在无有用信号输入时,理想状态下,11 bit ADC采集出来的信号在码域就应该为0x000。但是事实上外界还有热噪声(thermal noise)与直流偏移会被 ADC 采集到。直流偏移在码域上会使 ADC 空采所获得的码相对 0x000 向上偏移一些,而热噪声信号的自然波动也会叠加到直流偏移所表示的码上面。ADC 的 DC offset correction function 会修正直流偏移引起的码域误差,将其重新校正到0x000。
5 h0 O9 V' r: D7 k0 n0 ~; d. A  g( s, F6 A* d
ADC 的 DC offset correction function 的工作流程如下:% I  \0 s+ e/ G; {; [! ^5 h

  \  z6 D, s) l" w* p- s
2 U. ]6 k" j( R4 [$ |. @) A

! V2 N- Y7 T$ |6 Q5 s# o! N下面用两张图示来对比说明 ADC 未使能与使能 DC offset correction function 在码域上的区别。
: s1 s  I! a# N9 O/ R2 c' d7 }. j% f
在未使用 ADC 的 DC offset correction function 时,11 bit ADC 空采所得到的热噪声与直流偏移在码域图示如下:" I0 ^/ ~- d0 E

: F+ |! B" H% d8 a
* B4 w1 v1 k- @( ?& _# p% o

7 k& G. r' t6 \5 V在使用 ADC 的 DC offset correction function 时,11 bit ADC 空采所得到的热噪声与直流偏移在码域图示如下:! i  v3 V" @4 H1 ]4 h/ r

8 Y( Z/ E2 Y& T7 a1 ^- j- ^
/ y7 h; W) A$ X& a) b2 E
5 w7 ]0 }1 ^+ O, D5 E" m" }
通过对比发现使能 ADC 的 DC offset correction function 后,直流偏移引起的码域误差被修正,热噪声在码域上也从基本在 0x000 码以上围绕着直流偏移波动,变成了围绕着 0x000码波动。因此在使能 DCoffset correction function 时,热噪声的自然波动会引起码域从0x000 到 0x7FF 的随机翻转。体现在ADC 的 11 bit 数据线上就是 ADC 空采时,所有数据线的电平都同时在逻辑 0 与逻辑 1 之间切换。此时数据线对外的干扰是最大的。如果在 PCB 布局上不够谨慎,就会使这个干扰信号耦合到 ADC 的模拟输入端。虽然这个耦合的干扰信号幅度并不大,但是它对 ADC 的输入信号,尤其是输入的小信号在频域上会形成波浪型干扰,在 ADC 空采时,则体现为纹波底噪(ripple noise floor)。
3、码域翻转干扰所带来的问题9 H3 N. X# ^4 H4 w# B
   6 p* Y( D. C' e2 P
以 ADS58H40 为例,图示说明码域翻转干扰信号耦合到 ADC 模拟输入端的后果。
" U. p8 z/ O/ g" w8 l* J# u' u- H5 O" Z: s& {- t5 W
' ?2 e$ N5 M  O- ?
4 K2 d* j9 J1 i1 G$ d! G7 j
在 PCB 布局不理想时,如上图所示输出数据端直接或间接的通过时钟或 ADC 的 VCM 耦合到了 ADC 的模拟输入端。- L5 o3 w+ F3 p
受此干扰信号影响,将 ADS58H40 通道空采得到的数据做 FFT 变换得到的频域图如下:) i! x/ X, y  S
- c( F$ y& J2 r
8 r) \. v- M8 f( z  [

/ t9 T$ Y+ }0 w* @3 |$ c从图中可以清晰的看到 ADC 采集到的是波浪型底噪,它略微的恶化了 ADC 的信噪比(SNR),并且会导致小信号的幅度测量不准确,影响接收机灵敏度的测试。
8 e' {3 H2 I. Z; z1 ~0 d为了进一步说明码域翻转干扰的影响。用不同幅度的信号输入给 ADS58H40 进行扫频测试,将采集到的数据制图如下:
! |, V3 z8 |% T3 |* S2 Q* m% n4 a. @# @& k6 J4 G7 K4 l, f5 \
0 j7 `) V/ |- x
5 H3 B; Q4 v) x
ADS58H40 的采样时钟为 245.76MHz,针对其第二奈奎斯特域的中心 60M 范围,使用 5 个功率等级进行扫频。在功率大于-40dBFs 时,由于 PCB 布局不当所引入的码域翻转干扰对输入信号影响很小(由于 ADC 前端有滤波器的关系,所以输入信号不是完全平整的)。但是随着输入信号功率的减小此干扰对输入信号的影响越来越大,在输入信号幅度低于-60dBFs 时,去除模拟输入端滤波器的影响后其引起的功率误差依然可以达到 3dB 以上。
( U  T* U8 {1 t/ b/ A# X( L
5 q! Q9 `' O7 A4、针对码域翻转干扰的 ADS58H40 PCB 布局优化
# ~3 N5 k* @% P# P: p0 o   ) R% A* a# Q3 j" E- e* O
为了避免码域翻转干扰耦合到 ADC 的模拟输入端,需要针对性的避免一些不当的 PCB 布局。码域翻转干扰可以通过三个途径耦合:(1)数据输出线与模拟输入电路布局很近且平行,直接耦合。(2)数据输出线耦合到 ADC 的时钟信号再间接耦合到模拟输入端。(3)数据输出线耦合到 ADC 的 VCM,再通过 VCM 间接耦合到模拟输入端。
# j- u5 K  v& \   7 H9 _. H3 [. o! A

" P. n: }$ ^4 ?/ i
; e/ u% F5 h) e1 ~( @
: B0 Z) D% C6 ~: N
上图为 ADS58H40EVM 评估板的 PCB 布局,在基站收发信机上不会有这么大的空间来给其布局,一些走线难免会离得很近,所以针对码域翻转干扰的三个耦合途径,建议对 ADS58H40 PCB布局做出以下三个优化:& {  X/ Z4 `3 g6 V

) P( C) Q7 @# G- f/ [+ m(1) ADS58H40 的数据输出 LVDS 线与模拟输入电路分开布局,不要平行或交叉。
$ g5 H# n  `* _: q- R(2) ADS58H40 的采样时钟线与随路时钟线布局尽可能的远离模拟输入端,不要与其近距离平行。- e" P6 v, U7 _/ I: c
(3) ADS58H40 的 VCM 线最好通过过孔直接从模拟输入电路的差分端中间接入,如上图四个红色圈的中心。在模拟输入端 VCM 接入口必须加上对地的滤波电容。VCM 信号不要做成 VCM 电源平面,而且布局时使其尽量远离数据输出线。2 b3 V0 f  e: w+ g) M

- N, D. t' F7 H/ O5 Z  q: u; n经过 PCB 布局优化的 ADS58H40 使能 DC offset correction function 后不再具有纹波底噪,而且 ADC底噪更佳(Figure 8)。在-60dBFs 的小信号扫频测试中,去除模拟输入端滤波器的影响后其波动在 0.5dB以内。) @# G2 M. X3 d. v& g+ L
3 \2 Q2 i) Z7 ~% F. O6 T$ X+ E

$ X0 i- W, L2 x5 IFigure 8 Normal noise floor after PCB layout optimization
8 z) q+ E, C- j
( Q. i1 ~4 l/ m$ Y" ~  r/ X5、结论
9 W6 q0 l  a. p4 J
/ G' E& U3 y6 p, f5 U1 C! ]ADC 的 DC offset correction function 可以有效的抑制直流偏移所带来的误差。不过在PCB 布局不当时,开启此功能所带来的码域翻转干扰会使 ADC 具有纹波底噪并且其采集到的小信号幅度波动会达到 3dB 以上。通过针对性的 PCB 布局优化可以有效的解决这个问题,将-60dBFs的小信号波动控制在 0.5dB 以内。9 `: M: D4 B9 K5 o* k

7 S9 @; k4 ^7 H6 }: [& A! V1 u6、参考资料, }+ ?/ ?( f! G# n3 y
/ s. |' W' Y, i' L* D
ADS58H40 datasheet,2012 年 11 月修订版,Texas Instruments Inc。
: r5 R9 k+ D6 h1 }& Q Idle noise degradation,2013 年 4 月,Pradeep Nair, Texas Instruments Inc。
2 V3 T. q4 Q0 [( z. m ADS58H40EVM-LYR C,2012 年 10 月,Texas Instruments Inc。

9 d8 l+ j6 S0 B+ c

该用户从未签到

2#
发表于 2019-4-8 16:41 | 只看该作者
研究一下,谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-21 00:15 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表