转——切换NIOS II CPU的主内存后软件中需要注意的几点设置

Zedd

转——切换NIOS II CPU的主内存后软件中需要注意的几点设置

5 C% h+ Z3 m8 {7 I8 w, P有时候，我们可能面对这样一种情况：
1. 我们创建一个SOPC系统，并在QSYS中设置NIOS II的复位地址和异常地址都指向SRAM；
2. 我们创建了正确的NIOS II软件工程并能够正常运行
2 T  ]  e7 F0 r3. 由于某种需求（如SRAM内存不够用了，需要换成内存更大的SDRAM），我们在面在QSYS中将NIOS II CPU的复位地址和异常地址修改为SDRAM
$ ?8 O; J: y  Q6 _" I4. 我们需要继续使用之前创建的NIOS II软件工程。
这里，如果我们更改后直接使用原来的软件工程，则编译会报错，因此我们需要在BSP editor中重新映射各个数据段的分配，然后重新generate BSP，否则将导致固件无法烧写或者烧写后程序无法运行。
例如，在芯航线FPGA开发套件提供的NIOS II教程代码中，我们第5个实验和第6个实验分别是在SRAM和SDRAM中运行同样的软件工程（串口驱动设计实验），我们第6个实验的QSYS系统是直接在第5个实验的基础上增加了SDRAM，并将NIOS II CPU的复位地址和异常地址由SRAM切换为了SDRAM。这时候，如果我们直接打开之前的NIOS II软件工程，编译会报错。（这里默认用户已经知道并在settings.bsp文件中更改了bsp工程路径，如果不知道怎么更改的，请参看我的博文：）
我们检查下这个时候的bsp设置：【选中UART_hal_bsp工程】，【单击右键选择Nios II】，【在子菜单中选择BSP Editor】，如下图所示：

在弹出的界面中，切换到【Linker Script】选项卡，可以看到，各个数据段都还是指向了SRAM，很显然这是不对的，因此我们点击【Restore defaults】按钮。在弹出的对话框中点击OK即可。
1 ]/ U$ e; l- S/ G
3 x6 Q. b* ?5 G( z

# Q* w' R1 M2 q% A' }; a' S然后这些数据段的位置就全部更新到SDRAM中了。如下图所示：
) F( S% R0 C6 g: }
9 ~" H2 _+ h9 j" B1 V$ c. d

; z! V! I' @2 z! I# y1 l这个时候我们再点击右下角的generate按钮，就可以重新生成bsp，然后再编译工程，下载就能够通过，而且正确运行了。

2 i' P) f. W% _) i& h, }

fanichicl

好帖子啊