远程FPGA版本更新和重启

Allevi

远程FPGA版本更新和重启

: G1 R0 F% s9 W- h8 V

如今，大多数通讯系统均将FPGA作为其产品解决方案，且已有大量FPGA应用到通讯系统之中。为了达到降低系统维护的成本的目的，我们就需要实现FPGA远程更新重启系统的功能。本文将以Xilinx VIRTEX-6 FPGA开发板为例，给大家介绍FPGA远程更新重启系统的整个配置过程。
FPGA加载主要分为2大类，一类是主动模式（master）另一类是从模式（slave）。在主动模式时FPGA会外挂存储器存储FPGA bit映像，FPGA 会主动提供时钟访问外部存储器。在从模式时，FPGA作为从设备被挂在控制器CPU上由处理器控制对FPGA编程。上述两种模式中，因为从模式FPGA由外部CPU控制编程，可以通过远程更新CPU文件就可以实现对FPGA的版本更新，非常方便。但是当CPU外挂的FPGA较多时会使系统加载时间过长，降低系统启动速度。这里将利用FPGA 多重启（multi-boot）功能实现在主动模式下版本更新。
6 y2 a9 F+ W+ Q; l- n

游客，如果您要查看本帖隐藏内容请回复

wu68aq

回复看看是什么东东

动感超人

111

liguangyu678

先看看~
+ W* O* E$ D' t& \, B! q% b3 d