基于fpga的信号发生器和DA转换

House · 发表于 2019-3-24 11:00

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

基于FPGA的信号发生器和DA转换

3设计实现

3.1顶层接口

新建目录：D:\mdy_book\dds_da。在该目录中，新建一个名为dds_da.v的文件，并用GVIM打开，开始编写代码。

我们要实现的功能，概括起来就是FPGA产生控制AD9709，让其中的通道A产生正弦波所对应的电压。为了控制AD9709的通道A，就需要控制AD9709的MODE、SLEEP、CLK1、WRT1、DB7~0P1管脚。根据设计目标的要求，整个工程需要以下信号：

1.使用clk连接到晶振，表示50M时钟的输入。

2.使用rst_n连接到按键，表示复位信号。

3.使用DAC_mode信号连接到AD9709的MODE管脚，用来控制其工作模式。

4.使用dac_sleep信号连接到AD9709的SLEEP管脚，用来控制其睡眠模式。

5.使用dac_clka信号连接到AD9709的CLK1管脚，用来控制通道A的时钟。

6.使用dac_wra信号连接到AD9709的WRT1管脚，用来控制通道A的写使能。

7.使用8位信号dac_da连接到AD9709的DB7~0P1管脚，用来控制通道A的写数据。

综上所述，我们这个工程需要7个信号，时钟clk，复位rst_n，dac_mode、dac_sleep、dac_clka、dac_wra和dac_da，其中dac_da是8位信号，其他都是1位信号。下面表格表示了硬件电路图的连接关系。

器件0 Z- n) a5 T K! g/ T7 t8 s	AD9709管脚 ) @' ]! {9 p( A' u# h4 l$ Q	原理图信号3 Q N) \$ \|/ X' z	FPGA管脚 9 }1 s/ @; w, R	FPGA工程信号: i) f- M% S% V' [* r
U8 6 D+ a# W+ X- n' N+ }9 ?5 t	MODE2 h, p5 v. ?3 X' @7 \|1 E	DAC_MODE( j% [* L9 L* D# d+ j* e	Y4 ) X0 O4 V) Z$ j+ @8 \8 \8 R	dac_mode / y: E6 b; J* T
	SLEEP% U4 [" ?, X6 L6 I2 P- T3 m; \|	DAC_SLEEP: @* K; A/ b9 O	H28 m X% V( R$ ^! {/ j	dac_sleep 7 y8 Q$ w+ c2 Q$ B w) P* Z
	CLK1( W6 T' c( b& S) T/ E; ]	DA_CLKA 2 K+ M4 W, c Q0 L8 _) z	R2& R# H. ]; M9 T; L# w5 Y& Y	dac_clka ; F& I' f5 s0 N7 z* U
	WRT1 / u3 C4 \& q l$ g6 B	DA_WRA " j) T& [) f( o	U1 9 c( o! o! x& Y6 Q/ [! b1 F0 f	dac_wra ( D5 ~$ g3 N& u- r6 O
	DB7P1 ' U6 A: \|7 I7 C	DAC_DA7 ; p5 T8 M* }" \! k4 ]! H	AA18 Q0 W$ d1 N/ z0 Y	dac_da[7]2 C* J, p* N: O, V" [: `! z. t
	DB6P13 N3 s2 W1 f4 B# a	DAC_DA6* I5 U: z% R( w+ m4 C	Y2 9 F X6 V6 e: O" N/ T	dac_da[6]( n# h) t9 A/ o5 \|1 U: u8 S
	DB5P1 8 D9 d7 C5 ~# i5 l$ ~	DAC_DA5 ! B5 B, W5 p, D$ g! G; H# Q' K	Y1 $ m8 A; W8 g8 V" o) q, y	dac_da[5] $ O0 W6 n" Q4 i3 Z i* r
	DB4P1 ! I4 U4 j' c; V; B5 }	DAC_DA4" w9 e1 b2 f" E( Z2 A0 O( j) T1 t	W24 C7 c, w9 P7 _. P" ~. k	dac_da[4]+ j* N0 V( l% r- {. ]
	DB3P1' t9 B1 U, z6 @) z( ?2 k# P- d	DAC_DA3 $ W1 R" i Y9 L# Y$ t: c) L	W1 8 A: a9 j& {/ Y: o' B& ~; D	dac_da[3]! y$ G; N5 t7 e
	DB2P1 % `; M: ]/ \|! V. P8 Y$ T9 f8 I	DAC_DA2; d& A+ S) Q7 t- h1 m- z$ @9 a	V2, y! Z; K2 V0 Q' \! h& V/ T6 Q	dac_da[2] [' b2 O: o) ~! X+ [& X
	DB1P1 - u) t$ [9 u2 ]& X	DAC_DA1 L! {) e! X& ?) \	V1 4 V$ ~1 p" `$ C* @: P* f; c# F U( r	dac_da[1] 4 l9 P8 n4 D& _
	DB0P1* u. l: l/ ^$ H! }	DAC_DA0 8 Z! U4 w# d; ?' ~8 ?2 T	U2 6 n8 ]6 I, m" B" {	dac_da[0]1 c) j1 G+ V5 ?! w d3 M+ N8 n1 O# F
	CLK22 T% F; b! Q( x: W	DA_CLKB ) u' Y4 @: R3 M' k, F1 W$ v) ?7 d	R1 ( \|6 M5 j* _' z3 N	7 B; W# ~6 }' x" w% G) A
	WRT29 ]# e; K; c4 d" s' {; x	DA_WRB " V3 M, d* k6 N2 M	P2 4 ?& x/ h4 y- C/ }	8 \|5 l& n8 \& O
	DB7P2 " \|2 @; ?( A( s( x( v- }	DAC_DB7* E% E" K; K$ L% g# ?	P1 4 w5 g6 y3 \, V! ?	, \|1 t- V/ N+ u" ]4 B6 a
	DB6P2 . o& [" V+ j; @; u+ n	DAC_DB6 7 Y# ~& \|7 s! {( w( y	N24 A9 `$ F' k) w5 J	; g3 ^3 K) m9 ?2 }3 }' S
	DB5P2 z# }, X/ j+ H) {( N7 u' A	DAC_DB56 q/ d" H f0 j+ e	N1 9 m+ r2 I3 S: M) O4 e2 U: R: s. E$ V	8 Z, d/ k2 d0 f+ T0 C) }8 R9 x% b
	DB4P2 ! D/ c$ U3 C4 \. V ]	DAC_DB4) ~, v- p B+ s4 S9 \|	M2 , L. H" D' Z) r7 Q1 D	9 S* b6 s) U& @6 W( j( n
	DB3P26 k% x/ ]" G- h1 i	DAC_DB3 4 I( w+ n' e B: R E+ _	M1! [. K1 ]7 C3 W" X. Y8 Z) v	+ d7 T# K5 J$ S' N) b7 J* ~
	DB2P2' ?4 t; K n' F( @8 A$ l. O9 a0 ]	DAC_DB2 ; p( I5 F6 j1 N0 O. l2 _& F	J1" H8 T, Q) { Z( P7 [% p	$ r% {$ _8 s0 ^4 n. L
	DB1P2 1 o4 Z3 m7 I% J* M	DAC_DB1% l0 a7 ], L3 f6 ~% A	J2 " N4 z0 q3 C" M w# I& ~	7 g5 k! F0 ^" r" }/ N3 Z
	DB0P2 2 k2 X3 V$ c1 e* d- F3 r	DAC_DB05 T6 G6 @& \|/ k- Y6 z	H1 * L; J" i# d$ }/ D5 m8 a	4 A6 F5 o( V/ W' K/ B/ ~+ u
X1. S% g. P# z) X0 h	, m& K# F; E" {' m2 S' p	SYS_CLK 0 j5 Q7 H- c1 F4 z# D/ {	G1/ y; i0 \|3 x! D7 w- W, R	clk 7 P( f/ ]2 C k' z- Y" M4 L
K16 b% `9 L6 H1 K4 W7 ]' u2 S	N1 _. U+ k- \|. D/ C4 ~: s	SYS_RST0 Z( \|3 K6 B) \" Y	AB12 m, p: C, D1 ^& M' ]6 S	rst_n ! X5 l5 C* a# j; W5 o* _

将module的名称定义为dds_da，代码如下：

1
2
3
4
5
6
7
8
9

moduledds_da(
clk    ,
rst_n    ,
dac_mode ,
dac_clka  ,
dac_da ,
dac_wra  ,
dac_sleep
);

其中clk、rst_n是1位的输入信号，dac_da是8位的输出信号，dac_mode，dac_clka，dac_wra，dac_sleep是一位输出信号。

1
2
3
4
5
6
7

input          clk       ;
input          rst_n    ;
output          dac_mode ;
output          dac_clka  ;
output [ 8-1:0] dac_da ;
output          dac_wra ;
output          dac_sleep ;

\dds_da。在该目录中，新建一个名为dds_da.v的文件，并用GVIM打开，开始编写代码。