本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 关于将一段Verilog语言转化为顶层的电路设计
返回列表 发新帖
查看: 424|回复: 1
打印 上一主题 下一主题

关于将一段Verilog语言转化为顶层的电路设计

[复制链接]
Taio

该用户从未签到
跳转到指定楼层
1#
发表于 2019-3-20 10:44 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
关于将一段Verilog语言转化为顶层的电路设计
' F7 @8 m: b4 F* Q! [) }" ]" c2 G5 y: }" m
[
( X7 E6 }1 W2 F4 a8 _0 s5 X" b. Y5 {/ K# m2 s, N8 M( s7 X3 S! |& q& m
9 ~! @; e$ ]; s' ]* V- H
4 i: \# X  i4 Q

; f: {& b' Y; n6 q5 p- d% n
- o3 {, E8 ^7 D9 {" s0 R
$ r7 N! y* h& ]/ k. E7 k; b! |! D3 M  `: \% q
上面说的方法很多小伙伴们都会用但是说真的不建议你使用！为什么呢？8 M2 B3 J( U8 k) U( W( B
因为顶层原理图这种设计方式不方便移植和管理，很容易导致程序出错
; \# N# C7 }6 t9 r( r1 l+ P' _& s

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-28 19:21 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表