|
TO forevercgh版主:
3 R' _5 ?5 Z) k$ l3 N图一:那个QB不是在Signal栏里面吗?) M: N& d$ p( F( Z" \2 T5 ^
对应最右侧的带有芯片Log标志的那一栏也是signal项被选择,不是pin啊?* S P% J$ F7 g# Q, S- z
图二:U1不是代表IC吗?那每个芯片是不是都有个工作频率带宽呢?/ W1 B$ Y9 R4 @0 V- r# r
我的问题就是:133M是基频激励吗?
4 U8 w( i7 u7 U, v* \/ F3 R 考虑到IC有相应的带宽,所以这块频率不是随便乱300、500等乱输入的吧?输入原则是什么?
0 [& ?1 [% z1 G, a) i- |图三:Hyperlynx的Boardsim不是有两种分析方式吗,针对串扰而言,无论哪一种方式,
# k, ?) _% L9 }+ I 我们在做仿真的 时候都要指定串扰阈值,比如都用40mV吧,; b# q6 S' ~" y4 \
我的问题就是:当我用“快速分析”的时候,在Report中,很容易看到有哪条net是victim,
9 \- R9 p# j( h; P 哪条是 aggressor,也即是说串扰被软件检查出来了,& U4 d- y6 b: b; r: \
可是在“详细分析”的时候,被分析的net的Report中,无论阈值设定40mV. K1 L, f1 N0 U) g
或者更低,在Crosstalk那栏中,总是写着NA,这是怎么回事啊?" N& Y ?% {+ ~& l$ U+ V' Y+ n
好像串扰没被分析一样?
0 r! R6 ?% _# B' X( [7 G4 n图四:当把Protel做的PCB导入Hyperlynx时:
- M9 t) g3 d- N3 ?, n 弹出warning:说没有Plane layer,让在Stackup中设置一个Plane layer,那这个层随便设置吗? |
|