Verilog的for循环的相关问题

cat12620

书上面看到，“for循环更多的表示为根据循环次数来复制一个电路”。那么我现在有一个问题，for循环的次数是一个input型的参数(位宽已知,具体是多少是由输入决定的)。请教大神，这样可以被综合吗？非常感谢！

7 S1 b+ _+ H3 ?* [. m
2 ~1 Q, u& r: \7 U! I

fanichicl

帮顶