模块的端口定义：

Zedd

模块的端口定义：

* t+ |0 G, s4 A' G9 ?0 i

模块的内容： I/O说明 % m- K( e) g: o9 v! W+ e输入口(input 端口名1，端口名2，……端口名n) 6 E) [# [3 O7 M% p# p" a- h输出口(output 端口名1，端口名2，……端口名n) 3 x- t& O- c7 Q- {# e# pI/O\说明也可以卸载端口声明语句中: module module_name(input port1,input port2,…output port1,output port2…) 内部信号说明 ' g8 V, d/ H1 Z* I* ]; p在模块内用到的和与端口有关的wire和reg变量的声明,比如：reg[width-1:0] R1,R2…; wire[width-1:0] W1,W2… 　功能定义 ; \' f4 ]- J) R* |模块中最重要的部分是逻辑功能定义部分。有三种方法可在模块中产生逻辑： % M+ e( b* Y( |+ v; M9 \: a & k8 \. j& c" B! N4 ~% T3 S用“assign”声明语句 & w7 a8 H9 N. D“assign”，后面再加一个方程式即可 9 K' P3 N8 q' x* Y' k) P4 t assign a = b & c;//两个输入的与门 1 7 F& s. C9 F3 h  a6 e/ n0 ~“assign”语句是描述组合逻辑最常用的方法之一 ---------------------

helendcany

谢谢分享