找回密码
 注册
关于网站域名变更的通知
查看: 577|回复: 2
打印 上一主题 下一主题

FPGA配置模式

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-3-12 13:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA配置模式
* f- E2 C" z5 W; Q$ Y8 _! O2 u

0 [5 c, U3 v( m0 ?7 O. I8 GFPGA有多种配置模式:/ j8 }) K/ c) K0 X. o3 w8 \# n+ a
并行主模式为一片FPGA加一片EPROM的方式;( D) j/ O6 h" X; u3 y' Y3 ~
主从模式可以支持一片PROM编程多片FPGA;8 g0 _1 s- p9 v, n7 `4 t) d
串行模式可以采用串行PROM编程FPGA;. V) k) {' G0 N
外设模式可以将FPGA作为微处理器的外设,由微处理器对其编程。  
$ g- ?: F% c5 z/ O如何实现快速的时序收敛、降低功耗和成本、优化时钟管理并降低FPGA与PCB并行设计的复杂性等问题,一直是采用FPGA的系统设计工程师需要考虑的关键问题。; f6 ]; B) E9 y+ A6 H
如今,随着FPGA向更高密度、更大容量、更低功耗和集成更多IP的方向发展,系统设计工程师在从这些优异性能获益的同时,不得不面对由于FPGA前所未有的性能和能力水平而带来的新的设计挑战。  5 v. A9 f% E5 h" t( x" c  Y1 L6 E
例如,领先FPGA厂商Xilinx最近推出的Virtex-5系列采用65nm工艺,可提供高达33万个逻辑单元、1,200个I/O和大量硬IP块。超大容量和密度使复杂的布线变得更加不可预测,由此带来更严重的时序收敛问题。此外,针对不同应用而集成的更多数量的逻辑功能、DSP嵌入式处理和接口模块,也让时钟管理和电压分配问题变得更加困难。  幸运地是,FPGA厂商、EDA工具供应商正在通力合作解决65nm FPGA独特的设计挑战。不久以前,Synplicity与Xilinx宣布成立超大容量时序收敛联合工作小组,旨在最大程度地帮助系统设计工程师以更快、更高效的方式应用65nm FPGA器件。设计软件供应商Magma推出的综合工具Blast FPGA能帮助建立优化的布局,加快时序的收敛。  最近FPGA的配置方式已经多元化!
+ q  L7 D7 ~3 _
5 z8 f/ D" G# `8 p
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-28 13:18 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表