I2C总线控制器的VHDL设计及实现

x6336297

entity I2C_CTRL is
$ g$ ], j0 }3 B7 ?) Q& | port(
-- 系统信号
nReset: in STD_LOGIC;-- 系统复位信号端
8 G! J5 B0 m2 D% P1 e/ B CLK: in STD_LOGIC; -- FPGA内部系统时钟端
  q) F1 }  N3 D% g4 } -- 控制信号
ADRS: in STD_LOGIC_ VECTOR(4 downto 2); -- 地址线，3位(8个32位地址)
Din: in STD_LOGIC_ VECTOR(7 downto 0); -- 数据输入线，8位
Dout: out STD_LOGIC_ VECTOR(7 downto 0); -- 数据输出线，8位
nCS: in STD_LOGIC; --片选使能端
/ T" H$ E! M, H1 V  c nWR: in STD_LOGIC; --写使能端
' [0 M0 n' [- a0 h0 _ -- I2C总线信号
SDA: inout STD_LOGIC; --串行数据输入输出端，输出有三态
SCL: out STD_LOGIC --时钟输出端，三态输出
4 W1 y  l7 m) g! l );
end I2C_CTRL;
" v6 Z, g9 t- Q+ Y
7 }7 Y  R8 V4 X5 u7 M( j& y

若风

SCL: out STD_LOGIC 所以这个I2C只能是master的形式吧？