I2C总线控制器的VHDL设计及实现

x6336297

entity I2C_CTRL is
5 p# ]# r. P4 Q% X% k- F- H" c) o; c port(
-- 系统信号
nReset: in STD_LOGIC;-- 系统复位信号端
! y2 y9 L/ H5 ]& \8 q8 t' v CLK: in STD_LOGIC; -- FPGA内部系统时钟端
1 G: j  _& p: g6 u3 r -- 控制信号
ADRS: in STD_LOGIC_ VECTOR(4 downto 2); -- 地址线，3位(8个32位地址)
2 j+ f4 b3 i2 a$ x2 A Din: in STD_LOGIC_ VECTOR(7 downto 0); -- 数据输入线，8位
% q8 K$ b0 E: _9 @5 w  S) i7 A Dout: out STD_LOGIC_ VECTOR(7 downto 0); -- 数据输出线，8位
nCS: in STD_LOGIC; --片选使能端
nWR: in STD_LOGIC; --写使能端
-- I2C总线信号
. M6 k& C% |. s. e SDA: inout STD_LOGIC; --串行数据输入输出端，输出有三态
0 I& Y  h& H) g- S SCL: out STD_LOGIC --时钟输出端，三态输出
);
end I2C_CTRL;

若风

SCL: out STD_LOGIC 所以这个I2C只能是master的形式吧？