找回密码
 注册
关于网站域名变更的通知
查看: 249|回复: 1
打印 上一主题 下一主题

xilinx各个工具总结

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-3-12 07:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
xilinx各个工具总结
. h" L  G/ C6 ~; U2 n* }
$ C- ~3 k5 v8 p4 U8 L6 |  s% M/ R0 }

6 {+ D$ L6 Y" G) k( s% S在xilinx下每种操作其实都对应着一种工具,逻辑综合,网表与constraint fie的合并,布局布线等等。下面就对各个工具做一个总结。
" S( A1 U, ~  ]% D3 q
; f5 l9 ^3 Q3 a( {' c/ G1,XST(Xilinx Synthesis Technology)是xilinx退出的逻辑语言综合工具,它所做的就是把HDL语言表述的逻辑综合成特定的网表文件(netlist file),即NGC文件。NGC包含着电路的逻辑设计。
  s- j* u! {8 |/ c  j$ X% M
9 ]4 M5 I8 b+ r& Q6 B 2,ngdbuild,在xilinx的ise集成开发环境下有一步叫Translate其实就是对应着ngdbuild操作,ngdbuild读取xst产生的NGC网表文件,结合ucf(user constraint file),生成一个NGD文件(Native Generic Database),这个文件对设计的逻辑描述,包含各种逻辑单元,比如,与门,非门,LUT,flip-flop以及RAM。在ngdbuild操作完成之后,会产生一个.bld的报告,用来记录ngdbuild操作的各种信息。
( ~6 Z' u% Y, _& w# O0 n! z
& I6 k* I6 M: R) \1 H( |1 k3 J. ~
1 V% I1 I- w& F8 F3 M2 a" Y
3,map,在xilinx的ise集成开发环境下同样也有一部叫map就对应着map操作,map读取ngdbuild产生的NGD网表文件,然后把NGD网表文件中包含的逻辑原件(与非门以及RAM等)映射成FPGA中的元件,map的输出一个是.ncd文件,一个是.pcf文件。在map操作完成之后,会产生一个.mrp的报告,用来记录map过程中的各种信息。
3 ?! m' \8 L! m% P# N2 z( k5 z0 J# @  @1 R; x2 [
% ^: |4 m: s2 q+ s- u/ K  l. T
* M  ?& D7 q& @$ B* [" u8 H
4,par,par所做的操作就是布局布线,par的输入是map操作的输出文件.ncd文件和.pcf文件,par的输出也是一个.ncd文件,这两个.ncd文件,名称是不同的,在map操作完成之后,也会产生一个.par的报告,用来记录par过程中的各种信息,同时par还会产生PAD、CSV、TXT file用来记录管脚的分配信息。
! I/ {7 X1 q# u6 U3 m8 F4 H5 h! s, m- D+ r/ y0 i
( l7 Z) Q4 r5 n5 W# j

  t' q5 p3 q2 f1 X/ x+ \9 ]5,bitgen,bitgen就是产生配置流的操作,bitgen的输入就是par操作的输出文件.ncd文件,bit的输出如果没有指明,默认就是routed.bit文件,同样在bitgen操作完成之后,会产生一个.bgn文件用来记录bitgen过程中的各种信息。, E/ R5 c- K+ C2 [- ]
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-28 09:05 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表