|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
mipi是什么接口_mipi接口定义详解
$ x" t$ {/ a+ Z
* ?' S$ z' d& v; ~6 I% i1 \+ SMIPI接口简介8 w1 [: X% P7 Q4 _/ J
MIPI(移动行业处理器接口)是MobileIndustryProcessorInteRFace的缩写。MIPI(移动行业处理器接口)是MIPI联盟发起的为移动应用处理器制定的开放标准。
( O) S7 [3 a9 b# M2 _1 V2 I3 A3 e
MIPI是专门在高速(数据传输)模式下采用低振幅信号摆幅,针对功率敏感型应用而量身定做的。MIPI联盟定义了一套接口标准,把移动设备内部的接口如摄像头、显示屏、基带、射频接口等标准化,从而增加设计灵活性,同时降低成本、设计复杂度、功耗和EMI。
. ~; V; W9 v0 A
7 {5 v. \% V* z$ I 由于MIPI是采用差分信号传输的,所以在设计上需要按照差分设计的一般规则进行严格的设计,关键是需要实现差分阻抗的匹配,MIPI协议规定传输线差分阻抗值为80-125欧姆。
; k; G6 f1 C* Y7 F/ ^3 r7 u: S. ^$ R4 p
MIPI主要开关参数
; o) f; a9 X @: I 1.关断隔离:为了保持有源时钟/数据路径的信号完整性,要求开关具备高效的关断隔离性能。对于200mV、最大共模失配(common-modemismatch)5mV的高速MIPI差分信号,开关路径之间的关断隔离应该为-30dBm或更好。: h! S) ]$ x. f m# _3 |/ e
" o: j0 x( ]' l ?
2.差分延迟差:差分对内部信号间的延迟差(skew)(差分对内延迟差)和时钟与数据通道差分交叉点之间的延迟差(通道间延迟差)必需降至50ps或更小。对于这些参数,这类开关的业界同类最佳延迟差性能目前在20ps到30ps之间。1 ]- \2 \; E4 Y* t7 G) m
1 P" C, ]. B/ c% v q. M1 { 3.开关阻抗:在选择模拟开关时,第三个主要考虑事项是导通阻抗(RON)和导通电容(CON)的阻抗特性的折衷选择。MIPID-PHY链路同时支持低功耗数据传输和高速数据传输模式。因此,开关的RON应该平衡选择以优化混合工作模式的性能。理想情况下,这一参数应该分别针对每一个工作模式而设定。结合每一模式的最佳RON,并保持很低的开关CON对保持接收端的压摆率(slewrate)十分重要。一般规则是,使CON低于10pF将有助于避免高速模式下通过开关的信号转换时间的恶化(延长)。
& c/ v% N a! V7 o8 ` K7 |) G! Y8 o/ J2 N1 Q8 g5 ^" |
MIPI接口优点
7 m; s, p$ A8 V6 O5 g( I9 M MIPI接口的模组,相较于并口具有速度快,传输数据量大,功耗低,抗干扰好的优点,越来越受到客户的青睐,并在迅速增长。例如一款同时具备MIPI和并口传输的8M的模组,8位并口传输时,需要至少11根的传输线,高达96M的输出时钟,才能达到12FPS的全像素输出;而采用MIPI接口仅需要2个通道6根传输线就可以达到在全像素下12FPS的帧率,且消耗电流会比并口传输低大概20MA。由于MIPI是采用差分信号传输的,所以在设计上需要按照差分设计的一般规则进行严格的设计,关键是需要实现差分阻抗的匹配,MIPI协议规定传输线差分阻抗值为80-125欧姆。7 i( H1 ~8 e. ~* X, G
7 s! G4 {4 G. N) Y7 k
mipi是什么接口_mipi接口定义详解
& T2 Z/ M4 s4 b* m! H4 v+ b
# p0 r5 i4 m) p$ U" M0 A) x 上图是个典型的理想差分设计状态,为了保证差分阻抗,线宽和线距应该根据软件仿真进行仔细选择;为了发挥差分线的优势,差分线对内部应该紧密耦合,走线的形状需要对称,甚至过孔的位置都需要对称摆放;差分线需要等长,以免传输延迟造成误码;另外需要注意一点,为了实现紧密的耦合,差分对中间不要走地线,PIN的定义上也最好避免把接地焊盘放置在差分对之间(指的是物理上2个相邻的差分线)。( _+ I! ~5 \& _# m
. F2 }4 f% D# g0 K; h" Q S
MIPI的通道模式和线上电平& U$ G6 H: Q, H% i
在正常的操作模式下,数据通道处于高速模式或者控制模式。在高速模式下,通道状态是差分的0或者1,也就是线对内P比N高时,定义为1,P比N低时,定义为0,此时典型的线上电压为差分200MV,请注意图像信号仅在高速模式下传输;在控制模式下,高电平典型幅值为1.2V,此时P和N上的信号不是差分信号而是相互独立的,当P为1.2V,N也为1.2V时,MIPI协议定义状态为LP11,同理,当P为1.2V,N为0V时,定义状态为LP10,依此类推,控制模式下可以组成LP11,LP10,LP01,LP00四个不同的状态;MIPI协议规定控制模式4个不同状态组成的不同时序代表着将要进入或者退出高速模式等;比如LP11-LP01-LP00序列后,进入高速模式。下图为线上电平的图示。- _' Y5 C8 g! v9 [ ]' I
8 u; k' |4 m# ~2 N" m, c, k1 b
mipi是什么接口_mipi接口定义详解- U9 H* n+ ~# [# T' S
I5 e5 s. w8 t8 K: _& F
MIPI联盟的MIPIDSI规范2 X% n4 l N1 p8 g
1、名词解释5 w* R6 Q/ i. }$ @% n
& p8 C' G7 U) n( `" } •DCS(DisplayCommandSet):DCS是一个标准化的命令集,用于命令模式的显示模组。7 e" k- A8 n. I+ z& x
5 r" t- V% \ M) ~ •DSI,CSI(DisplaySerialInterface,CameraSerialInterface
3 @! w' g7 t5 p2 s0 a1 c0 m, v2 g u. \3 X
•DSI定义了一个位于处理器和显示模组之间的高速串行接口。8 i' U8 z8 n" i: Z( s
. U" v+ V- j( q/ h2 c& p
•CSI定义了一个位于处理器和摄像模组之间的高速串行接口。. n( ?/ Z7 L( H, u( p. x6 q
$ B2 S* v' j: ]! t% _4 L; N5 p* O •D-PHY:提供DSI和CSI的物理层定义
6 W. ?. A9 N, z: Y- C- w7 J: b% b! e! B' a) a
2、DSI分层结构: A! q4 r8 p2 L5 _- Q0 H/ P: Q" G
) z+ Z2 o) ~% @9 x
DSI分四层,对应D-PHY、DSI、DCS规范、分层结构图如下:, b9 N4 p# V& P% g
' f( |2 }4 m; z
• HY定义了传输媒介,输入/输出电路和和时钟和信号机制。/ ^! t0 m9 Z; I. l
7 N) m% f6 F9 t •LaneManagement层:发送和收集数据流到每条lane。
) y( ~4 D7 u1 T x1 S; q& R& G/ Z8 R: V7 O
•LowLevelProtocol层:定义了如何组帧和解析以及错误检测等。9 w8 ^, p, Z; u
# \8 A+ @8 z) m- U# K7 l H
•ApplicaTIon层:描述高层编码和解析数据流。
( x0 M% T$ F$ i8 Q* w9 Q" T3 \1 w5 |0 M2 x7 r
3、Command和Video模式
( U) k, }3 J+ S3 E6 w; _8 l
/ I# k @" M5 h •DSI兼容的外设支持Command或Video操作模式,用哪个模式由外设的构架决定. w* S# ]8 Y/ o6 z" Z# ?" h
3 I+ |2 {7 f6 i, f6 ^! o
•Command模式是指采用发送命令和数据到具有显示缓存的控制器。主机通过命令间接的控制外设。Command模式采用双向接口
& v7 [+ A4 ?* T P9 m- \7 P0 [ U5 o+ U D) P8 t' i; w
•Video模式是指从主机传输到外设采用时实象素流。这种模式只能以高速传输。为减少复杂性和节约成本,只采用Video模式的系统可能只有一个单向数据路径 | 5 k. o- F; f* I( j9 U
|
|