verilog中的可综合与不可综合

Ferrya

verilog中的可综合与不可综合

$ `9 C- K" ?+ m5 U
( F$ F+ t: _! f. a% r8 |

1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，bufif0，bufif1，notif0，notif1，if，inout，input，instantitation，module，negedge，posedge，operators，output，parameter。 （2）所有综合工具都不支持的结构：time，defparam，$finish，fork，join，initial，delays，UDP，wait。 % A4 n3 ?' M+ p, D （3）有些工具支持有些工具不支持的结构：casex，casez，wand，triand，wor，trior，real，disable，forever，arrays，memories，repeat，task，while。 游客，如果您要查看本帖隐藏内容请回复

: _* j: t% u. m) d0 b  b2 g: o# m

fanichicl

回复看看楼主怎么说的