找回密码
 注册
查看: 6843|回复: 59
打印 上一主题 下一主题

上拉电阻与下拉电阻选择

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-1-25 16:31 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
常见各类技术资料上,有些技术规范写道“无用的管脚不允许悬空状态,必须接上拉或下拉电阻以提供确定的工作状态”。! ^6 d5 A7 A0 E
这个提法基本是对的,但也不全对。下面详细加以说明。) h! g% K3 U; r6 S  _7 h: d
1 y) x. l: y# x( ]
管脚上拉下拉电阻设计出发点有两个:' B% b- W. _0 g
一个是在正常工作或单一故障状态下,管脚均不应出现不定状态,如接头脱落后导致的管脚悬空;
% f2 R) ?5 m1 |% `0 A二是从功耗的角度考虑,就是在长时间的管脚等待状态下,管脚端口的电阻上不应消耗太多电流,尤其是对电池供电设备。
9 i$ P: z+ B, O4 H 3 u; F# P5 A2 r, A8 Z/ [# R7 C2 n
从抗扰的角度,信号端口优选上拉电阻。上拉电阻时,在待机状态下,源端输入常为高阻态,如果没有上拉电阻或下拉电阻,输入导线呈现天线效应,一旦管脚受到辐射干扰,管脚输入状态极容易被感应发生变化。所以,这个电阻是肯定要加的。下一个问题就是加上拉还是下拉。
; M; [: f* {" f! g. e2 K如果加了下拉,在平常状态下,输入表现为低电平,但辐射干扰进来后,会通过下拉电阻泻放到地,就会发生从Low—High的一个跳变,产生误触发。相当于一个乞丐,你给了他10万元,他的生活方式就会从穷人到富人发生一个改变。
8 Q+ G7 m& |$ l% Q0 d7 t% w但如果加了上拉电阻,在平常状态下,输入表现为高电平,辐射干扰进来后,如果低也没关系,上拉电阻会将输入端钳位在高电平,如果辐射干扰强,超过了Vcc的电平,导线上的高电平干扰会通过上拉电阻泻放到Vcc上去,无论怎样干扰,都只会发生High—Higher的变化,不会产生误触发。相当于人家本来是一个富豪,你给了他10万元,他的生活方式不会发生任何的改变。
9 Y+ o( ?- ~+ Q3 T, ]    图1和图2是干扰状态下的电平示意图。图2中的低电平由VL变为VL+ΔV时,产生了从低电平到高电平的跳变,有可能使后级电路误动作的风险。
- V; ]! H" [8 j3 |' n5 B6 e    下一个问题就是,确定了用上拉电阻后,是不是上拉电阻就可以随便选了呢?答案当然是“no”。(如图3)
" a# a- J7 i2 Q& K  U- ?$ b
& A5 b6 c' ^6 {- _% r- X0 P$ F, {8 \* \% J

& @' t# M7 w1 w% w  V, ~3 p; u' O  P1 W1 ?3 o2 Q

, w% t; S9 ^; n/ l4 Y% r4 z& [0 D% x: E0 h% M3 j' D. I
    在前极输出高电平时,Vout输出电流,U为高电平。有两种情况:; x3 }7 n" J, N! _( a

4 d7 i+ D* P2 E4 e& k5 Q( ^2 vA、当I0 >= I1 + I20 s" p- \$ _6 w3 Y2 N! @
    这种情况下,RL1和RL2两个负载不会通过R取电流,因此对R阻值大小要求不高,通常4.7 KΩ<R<20 KΩ即可。此时R的主要作用是增加信号可靠性,当Vout连线松动或脱落时,抑制电路产生鞭状天线效应吸收干扰。+ h! B. B/ }1 E) |. a7 Q
B、当I0 < I1 + I2
/ ~: r* B* }% E* ~! l, ~- u+ C    I0 +I= I1 + I2* ]/ G" y5 d" G, M) [
    U=VCC-IR
6 b8 `' l3 e& W# H! ^; T    U>=VHmin; B; j! I* v5 U$ Z
    由以上三式计算得出,R<=(VCC- VHmin)/I8 \' ]" K- ^7 v# E
    其中,I0、I1、I2都是可以从datasheet查到的,I就可以求出来,VHmin也是可以查到的。
& n- h6 A$ ~8 ?& O% ]- X% l  ^2 a
. T; w4 ~7 D. D, {. Z$ H& R    当前极Vout输出低电平时,各管脚均为灌电流,则:
2 z8 @- V" w0 ]1 |4 p+ p' x5 K    I’= I1’ + I2’ +I0’" l" s* I2 Z  U9 |% f. k, j* ?
    U’ =VCC-I’ R
7 l1 j7 a/ W9 y( W* D    U’ <=VLmax
0 G0 l& \* i3 n% N0 {: |7 v以上三式可以得出:R>=(VCC- VLmax)/I’
/ _- m* @3 ^( u1 ]4 A # Y( m+ g1 }: p9 z
    由以上二式计算出R的上限值和下限值,从中取一个较靠近中间状态的值即可。1 ~$ p: [" b9 b3 U* D! }
   注意,如果负载的个数大小不定的话,要按照最坏的情况计算,上限值要按负载最多的时候计算,下限值要按负载最少的计算。  u7 \; N/ k5 _9 C
& ?3 e6 |! X! k- A( \
    另一种选择方式是基于功耗的考虑。根据电路实际应用时,输出信号状态的频率或时间比选择。若信号Vout长期处于低电平,宜选择下拉电阻;若长期处于高电平,宜选择上拉电阻。为的是静态电流小。( T# s; Z6 v5 [6 [( g4 W
   ( Y; n# R# B. y' o

1 B# g' d5 x( h  j

点评

谢谢分享!: 5.0
谢谢分享!: 5
  发表于 2019-5-30 14:33

该用户从未签到

推荐
 楼主| 发表于 2019-2-14 09:41 | 只看该作者
zc_eda 发表于 2019-2-11 15:50
; E- a' T7 c3 q0 H% j  W: s上下拉电阻阻值的选择还要考虑传输速度、输入输出高低电平范围~
/ X, Q; s( u, H6 B
是的呢,赞成
+ [2 e( l/ E/ ]. _+ P5 l
  • TA的每日心情
    开心
    2024-7-22 15:07
  • 签到天数: 101 天

    [LV.6]常住居民II

    推荐
    发表于 2020-7-7 17:02 | 只看该作者
    看看                     

    该用户从未签到

    6#
     楼主| 发表于 2019-2-2 09:11 | 只看该作者
    chen27527 发表于 2019-1-28 10:17
    $ Y' l- `" S' C% |4 p学习了
    4 E  B( b& e* ]1 f# M
    谢谢支持
    % n0 g) H( P' d$ F9 k$ g

    该用户从未签到

    7#
    发表于 2019-2-11 15:50 | 只看该作者
    上下拉电阻阻值的选择还要考虑传输速度、输入输出高低电平范围~

    点评

    是的呢,赞成  详情 回复 发表于 2019-2-14 09:41

    该用户从未签到

    9#
     楼主| 发表于 2019-2-15 13:17 | 只看该作者
    jccj_wan 发表于 2019-2-14 17:59/ F4 p2 E* Z2 u5 ]' J% l5 \
    学习!!

    ; w8 Q& o+ Z# B- w/ l一起学习
    4 r1 W. Q  D" R' {5 @! o. E- q6 r- N7 r4 ]; k

    该用户从未签到

    11#
     楼主| 发表于 2019-2-19 11:02 | 只看该作者
    金子1994 发表于 2019-2-15 14:53
    " D. ?! G! _, C学习了。
      L- a' [+ e) r2 i6 }6 R
    一起学习
    0 W; `: D" }$ ~: C2 {) Z

    该用户从未签到

    12#
    发表于 2019-2-19 11:26 | 只看该作者
    学习了,下拉是否可以省功耗呢?

    该用户从未签到

    13#
    发表于 2019-3-2 10:16 | 只看该作者

    " i; R: b: O* K

    该用户从未签到

    16#
    发表于 2019-3-14 15:06 | 只看该作者
    学习了,多谢楼主分享
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-29 08:21 , Processed in 0.093750 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表