请教xilinx DDR3 MIG系统时钟和参考时钟问题

cat12620

我生成了一个顶层模块，里面包含一个MIG IP核和一个MMCM IP 核。我的晶振是25M,用MMCM生成了200M和400M单端时钟,然后送给MIG IP核使用（生成过程中时钟已经选择单端没选差分）。400M作为系统时钟，200M作为参考时钟。UCF中把时钟约束都去掉了，两个时钟也去掉了（因为我的两个时钟不是作为顶层模块的输入信号）。这样thanslate出错了，显示错误770和924，大概意思是这两个时钟缓冲并行了·，没原始驱动之类的。这个问题我以前也遇到过，感觉像是多个MMCM连接在一起,多了很多BUFFER.然后出错.我想请教的是，MIG IP 核中已经有MMCM了，那么我这样做（外加一个MMCM）对不对？这两个时钟到底应该怎么产生才能和程序中其他的模块和在一起？？困惑中，烦请高人不吝赐教！
7 D; f0 _' Z9 E9 Q) a1 ?0 \3 e% T+ M

y_d21

生产MIG IP核时  时钟要选no buffer

cxhhqz

学习

xiaoxiaoya

看看

wu68aq

学习了