找回密码
 注册
关于网站域名变更的通知
查看: 295|回复: 1
打印 上一主题 下一主题

FPGA在高速互连中的应用

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-1-3 09:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA在高速互连中的应用
+ J( }9 V% s1 W9 f

1 R- H0 o1 o' w( `/ ]

在技术发展的进程中,某些出现的里程碑式技术甚至引起了发展方向的全盘改变。最初常用的并行打印机端口现在几乎已经绝迹了。系统结构以8/16/32位并行总线的方式实现硅器件和存储器之间的互连。传统的系统背板会定义宽度达64位的并线总线。由于用户对更高保真度多媒体体验的需求不断提升,导致数据率不断提高,系统数据吞吐量的要求呈现几何级数的增长。不过,增加并行总线的宽度和时钟的频率并不是长期可行的解决方案,因为这种方法本身已经达到了某些技术死角,主要会碰到的问题包括PCB的空间限制、信号噪声、信号完整性和避免信号互相干扰、布线长度、建立和保持时间(setup & hold time) 的要求以及电磁辐射(EMI) 等。

如今,从板上器件之间到嵌入式系统和外部的接口,许多开发都采用高速互连,如RapidIO、XAUI、USB和HDMI等等。

高速串行互连是标志并行数据总线向串行总线转变的技术里程碑,这种技术是减少设计师面临的信号阻塞问题的方法。这种转变是由业界对系统成本和系统扩展能力的要求所推动的。随着芯片技术的发展和芯片尺寸的缩小,用速率达数千兆位的高速串行互连来取代传统的并行结构变得简单易行。

游客,如果您要查看本帖隐藏内容请回复


2 o9 a% Q( i( D& g( {2 M0 Z/ R( h8 B) X/ z6 T' k

该用户从未签到

2#
发表于 2019-1-3 11:17 | 只看该作者
强大的fpga
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-25 22:00 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表