|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
利用先进的FPGA I/O功能降低总体PCB制造成本
, q+ t7 R( c9 a7 \/ Q3 V& m* h" l3 s3 h- V
本文介绍了利用现代FPGA架构的先进性能管理PCB复杂性的新方法，即可以减少PCB布线的拥塞，减少设计反复、重新设计的次数以及削减层和元件的数量。同时也概述了利用FPGA的灵活I/O特性降低PCB制造成本的方法。
, z: y( c! c5 Y9 L& ?8 @
( F) J) s9 M+ i( V" \' h 内置嵌入式处理器、DSP和存储器模块的高端FPGA有替代整个ASIC的趋势。最新的FPGA器件能够专门利用多个通用I/O管脚来创建更宽的配置总线，从而加快编程时间，而这些引脚在配置完成后仍可作为正常的I/O管脚使用。器件复杂度的增加意味着引脚数量的增加，这会提高在PCB上集成这些器件的难度和成本。设计小组必须认真应对这一挑战，以确保使用这些新的可编程器件时不会影响到产品的成本和上市时间。
, z6 B# H. m" ~9 F% @
5 w4 P8 J2 u- N+ i, c 引脚数量超过1,000的FPGA会给电路板设计带来很大的麻烦。采用人工方式对这么多数量的引脚进行布局和布线是非常低效的，特别是当FPGA设计有稍许修改时会造成费时的电路板设计反复。尽管引脚数量提高了，封装上的引脚间距仍保持不变，但PCB上的引脚密度却有显著的增加。随之产生的布线拥塞意味着大多数PCB设计师必须具备高密度互连(HDI)制造工艺方面的丰富经验。包含高数量引脚FPGA器件的PCB需要更多层的电路板，底线是每增加一层，制造成本增加10%到20%。
* W' O h e) F7 X2 D z! c: L! Q/ d- T- z9 @ G
k( s) d, D1 p% [2 Z t; Y |
|
/1 
发表于 2019-1-2 08:00
收藏
淘帖
支持！
反对！